[發(fā)明專利]半導體結構及其制造方法

有效

• 申請?zhí)枺?/td>: 201210432008.6
• 申請日: 2012-11-02
• 公開（公告）號: CN103794560A
• 公開（公告）日: 2014-05-14
• 發(fā)明（設計）人: 朱慧瓏;駱志炯;尹海洲
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L29/06
• 代理公司: 北京漢昊知識產(chǎn)權代理事務所(普通合伙) 11370
• 代理人: 朱海波;何平

1.一種半導體結構的制造方法，該方法包括以下步驟：

a)提供襯底(130)，在該襯底(130)之上形成柵堆疊以及圍繞該柵堆疊的第一側墻(240)；

b)去除位于所述柵堆疊兩側的部分所述襯底(130)，形成器件堆疊；

c)在所述器件堆疊的側壁上形成第二側墻(260)；

d)以帶有第二側墻(260)的器件堆疊為掩模刻蝕位于所述器件堆疊兩側的襯底(130)，形成位于器件堆疊兩側的凹槽(160)以及在所述器件堆疊下方的支撐結構(131)，其中通過控制刻蝕使得所述凹槽(160)的側壁截面為∑形，該∑形的頂點凸出至器件堆疊正下方；

e)形成填充所述凹槽的第一半導體層(110)；

f)去除位于所述器件堆疊兩側的部分所述第一半導體層(110)，保留一定厚度的第一半導體層(110)；

g)在所述器件堆疊的寬度方向上的部分區(qū)域中，去除位于所述器件堆疊兩側的所述第一半導體層(110)，以暴露所述襯底(130)；

h)在所述器件堆疊的寬度方向上的所述部分區(qū)域中，在第二側墻(260)以及器件堆疊的兩側邊緣下方形成連接襯底的隔離結構(123)；

i)去除剩余的所述第一半導體層(110)，在所述支撐結構(131)和所述隔離結構(123)之間形成空腔(112)；

j)去除第二側墻(260)，并在所述器件堆疊的兩側形成源/漏區(qū)。

2.根據(jù)權利要求1所述的方法，其中所述源/漏區(qū)包含應力材料。

3.根據(jù)權利要求1所述的制造方法，其中，通過外延生長的方式形成源/漏區(qū)。

4.根據(jù)權利要求1所述的方法，其中所述器件堆疊的寬度方向上的所述部分區(qū)域為所述器件堆疊的寬度方向上的兩個末端區(qū)域。

5.根據(jù)權利要求1所述的制造方法，其中：

所述第一半導體層(110)的材料不同于所述襯底(130)的材料。

6.根據(jù)權利要求1所述的制造方法，其中，所述步驟b)包括：

以所述柵堆疊為掩模對所述襯底(130)進行刻蝕，在所述柵堆疊下方形成基底區(qū)(100)，該基底區(qū)(100)與所述柵堆疊構成器件堆疊。

7.根據(jù)權利要求6所述的制造方法，其中，所述步驟d)包括：

刻蝕位于所述器件堆疊兩側的部分所述襯底(130)，在所述器件堆疊兩側形成凹槽(160)；

對所述凹槽(160)的側壁進行刻蝕，在所述器件堆疊下方形成側壁截面呈∑形狀的支撐結構(131)。

8.根據(jù)權利要求7所述的制造方法，其中，所述步驟g)包括：

在所述半導體結構上形成光刻掩模(300)，覆蓋所述器件堆疊的寬度方向上的部分區(qū)域；

以所述光刻掩模(300)和帶有所述第二側墻(260)的器件堆疊為掩模，刻蝕部分所述第一半導體層(110)；以及

去除所述光刻掩模(300)。

9.根據(jù)權利要求8所述的制造方法，其中，所述步驟h)包括：

對位于所述柵堆疊下方的第一半導體層(110)進行回刻蝕；

通過外延生長在暴露的襯底（130）的上表面以及所述第一半導體層(110)的上表面和側壁上形成第二半導體層；以及

利用各向異性的刻蝕方式去除位于暴露的襯底（130）的上表面以及所述第一半導體層(110)上表面上的第二半導體層，形成隔離結構(123)。

10.根據(jù)權利要求1所述的制造方法，其中：

所述源/漏區(qū)的上表面高于所述柵堆疊的底部或者與所述柵堆疊的底部齊平。

11.根據(jù)權利要求1所述的制造方法，其中所述襯底(130)的材料包括硅，所述第一半導體層的材料包括硅鍺，所述第二半導體層的材料包括硅，所述源/漏區(qū)的材料包括硅鍺或硅碳。