[發(fā)明專利]一種芯片內(nèi)部偏置電壓校正電路

無效

• 申請?zhí)枺?/td>: 201210431930.3
• 申請日: 2012-11-02
• 公開（公告）號: CN103001634A
• 公開（公告）日: 2013-03-27
• 發(fā)明（設(shè)計）人: 蔣仁杰
• 申請（專利權(quán)）人: 長沙景嘉微電子股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明主要涉及到芯片內(nèi)部偏置電壓電路的設(shè)計領(lǐng)域，特指一種芯片內(nèi)部偏置電壓校正電路。

背景技術(shù)

在現(xiàn)在的模擬CMOS集成電路設(shè)計中，很多電路都需要一個PVT(工藝、電壓、溫度)特性良好的偏置電壓，如高精度模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、低壓降線性穩(wěn)壓器(LDO)、開關(guān)電源電路等，為了達(dá)到最好的性能，通常情況都會選擇帶隙基準(zhǔn)電壓，因?yàn)槠渚哂袃?yōu)良的PVT特性，但是在很多情況，比如在一個大的電路系統(tǒng)中，會需要多個參考電壓，且有可能每個參考電壓的值還不一樣，并且要求這些參考電壓具有與帶隙基準(zhǔn)電壓可比擬的PVT特性，這種情況下，我們不能指望設(shè)計多個帶隙基準(zhǔn)電路來解決，因?yàn)槊娣e增大從而導(dǎo)致的成本增加是難以接受的，即使面積可以接受，需要不同的電壓值也是一個問題，若通過基準(zhǔn)電壓分壓來獲取不同的參考電壓，分壓所得的參考電壓的PVT特性會比原始的基準(zhǔn)電壓的PVT特性差很多，所以如何解決這個問題，也是系統(tǒng)電路設(shè)計的一個難點(diǎn)。

發(fā)明內(nèi)容

本發(fā)明要解決的問題就在于：針對現(xiàn)有技術(shù)存在的問題，提出一種芯片內(nèi)部偏置電壓校正電路。

本電路利用帶隙基準(zhǔn)電壓對PVT(工藝、電壓、溫度)不敏感的特性，用內(nèi)部偏置電壓和帶隙基準(zhǔn)電壓進(jìn)行比較，然后經(jīng)過判斷邏輯判斷內(nèi)部偏置電壓是否達(dá)到預(yù)設(shè)的電壓值，然后根據(jù)判斷結(jié)果控制可變電流，調(diào)節(jié)芯片內(nèi)部的偏置電壓，直到芯片內(nèi)部偏置電壓與帶隙基準(zhǔn)電壓的關(guān)系滿足預(yù)先設(shè)計的條件，校正完成，從而使得芯片內(nèi)部偏置電壓與帶隙基準(zhǔn)電壓具有可比擬的PVT特性，即可以實(shí)現(xiàn)利用一個帶隙基準(zhǔn)電壓得到多個PVT特性與帶隙基準(zhǔn)可比擬的、且電壓值可調(diào)的內(nèi)部參考電壓。

附圖說明

圖1是本發(fā)明的電路原理示意圖；

圖2是本發(fā)明電路中判斷邏輯的實(shí)現(xiàn)方案；

圖3是本發(fā)明電路中可變電流的實(shí)現(xiàn)方案；

具體實(shí)施方式

以下將結(jié)合附圖和具體實(shí)施對本發(fā)明做進(jìn)一步詳細(xì)說明。

如圖1所示，電流源I_b是一個可調(diào)基準(zhǔn)電流，此電流經(jīng)過電阻R₀產(chǎn)生內(nèi)部偏置電壓V_ref=I_b·R₀；此參考電壓經(jīng)過AMP，得到另一個偏置電壓，假設(shè)此電壓為V_p，則有

Vp=(1+R2R1)·Vref---(1)]]>

V_p和帶隙基準(zhǔn)電壓V_bg經(jīng)過比較器CMP，比較器的輸出作為判斷邏輯的輸入IN，判斷邏輯的輸出OUT是n位控制信號，假設(shè)此控制信號為K，且假設(shè)K為全零時對應(yīng)的基準(zhǔn)電流I_b最小，判斷邏輯的具體方式可以按照如圖2所示的流程，首先將電流控制碼K設(shè)置為全零，此時偏置電流為最小值，偏置電壓V_ref、V_p都為最小值，即V_p<V_bg，判斷邏輯的輸入為高電平，即IN=1，電路控制碼K加1，基準(zhǔn)電流I_b增大，如此完成一次判斷；第二次判斷也是相同的流程，當(dāng)基準(zhǔn)電流I_b增大到一定值時，會使得V_p>V_bg，判斷邏輯的輸入為低電平，即IN=0，則校正完成，此時內(nèi)部偏置電壓為