[發(fā)明專利]電容編碼器的讀出電路及方法

有效

• 申請?zhí)枺?/td>: 201210428898.3
• 申請日: 2012-10-31
• 公開（公告）號: CN103791928A
• 公開（公告）日: 2014-05-14
• 發(fā)明（設(shè)計）人: 胡喜;卓越;付俊華
• 申請（專利權(quán)）人: 西門子公司
• 主分類號: G01D5/24
• 分類號: G01D5/24
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 李慧

1.一種用于電容編碼器的讀出電路，所述電容編碼器包括發(fā)射板和接收板，所述發(fā)射板發(fā)射周期性變化的靜電場，所述接收板接收響應(yīng)于定轉(zhuǎn)子之間的相對運動而被調(diào)制的靜電場，其特征在于，所述讀出電路包括：

第一開關(guān)(S1)，連接在產(chǎn)生靜電場激勵信號的激勵源和發(fā)射板之間；

第二開關(guān)(S2)，連接在發(fā)射板和地之間；

運算放大器(A1)，反相輸入端連接到接收板，正相輸入端接地；

第三開關(guān)(S3)，連接在所述運算放大器(A1)的反相輸入端和輸出端之間；

第四開關(guān)(S4)，連接在所述運算放大器(A1)的輸出端和第一節(jié)點之間；

第五開關(guān)(S5)，連接在所述第一節(jié)點和地之間；以及

積分電容器(Ci)，一端連接到所述運算放大器(A1)的反相輸入端，另一端連接到所述第一節(jié)點。

2.根據(jù)權(quán)利要求1所述的讀出電路，其特征在于，在第一階段期間，第一開關(guān)(S1)、第三開關(guān)(S3)和第五開關(guān)(S5)導(dǎo)通，并且第二開關(guān)(S2)和第四開關(guān)(S4)關(guān)斷；在第二階段期間，第一開關(guān)(S1)、第三開關(guān)(S3)和第五開關(guān)(S5)關(guān)斷，并且第二開關(guān)(S2)和第四開關(guān)(S4)導(dǎo)通。

3.根據(jù)權(quán)利要求2所述的讀出電路，其特征在于，所述第一階段是預(yù)充電階段，所述第二階段是采樣和電荷積分階段。

4.根據(jù)權(quán)利要求2所述的讀出電路，其特征在于，控制第一開關(guān)(S1)、第三開關(guān)(S3)和第五開關(guān)(S5)的時鐘信號的時序彼此不同步。

5.根據(jù)權(quán)利要求2所述的讀出電路，其特征在于，還包括：

抗混疊濾波器，對所述運算放大器(A1)輸出的信號進(jìn)行濾波；

模數(shù)轉(zhuǎn)換器，將抗混疊濾波器輸出的模擬信號轉(zhuǎn)換為數(shù)字信號；以及

控制器，產(chǎn)生并輸出用于控制第一至第五開關(guān)的時鐘信號以及用于啟動模數(shù)轉(zhuǎn)換器的時鐘信號。

6.根據(jù)權(quán)利要求5所述的讀出電路，其特征在于，控制第二開關(guān)(S2)、第四開關(guān)(S4)的時鐘信號與啟動模數(shù)轉(zhuǎn)換器的時鐘信號的時序彼此同步。

7.根據(jù)權(quán)利要求5所述的讀出電路，其特征在于，所述控制器還處理模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號，并輸出與電容編碼器所測量的軸位置對應(yīng)的數(shù)字值。

8.根據(jù)權(quán)利要求1所述的讀出電路，其特征在于，所述積分電容器(Ci)的電容值被設(shè)置為等于所述電容編碼器的發(fā)射板與接收板之間形成的第一耦合電容(C1)的電容值。

9.根據(jù)權(quán)利要求1所述的讀出電路，其特征在于，第一開關(guān)和第二開關(guān)均為N個；其中每一個第一開關(guān)連接在對應(yīng)的激勵源與電容編碼器的發(fā)射板上形成的發(fā)射子板之間，每一個第二開關(guān)連接在所述發(fā)射子板和地之間，N≥1。

10.根據(jù)權(quán)利要求9所述的讀出電路，其特征在于，N個第一開關(guān)的時鐘信號的時序彼此同步，N個第二開關(guān)的時鐘信號的時序彼此同步。

11.根據(jù)權(quán)利要求9所述的讀出電路，其特征在于，N個第一開關(guān)中的每一個分別與N個激勵源中相應(yīng)的一個連接，并且所述N個激勵源提供彼此相位錯開360°/N的方波或者正弦波激勵信號。

12.根據(jù)權(quán)利要求1-11任一項所述的讀出電路，其特征在于，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)、第五開關(guān)中的每一個包括由互補時鐘控制的主開關(guān)和虛擬開關(guān)，所述虛擬開關(guān)在主開關(guān)關(guān)斷時導(dǎo)通。

13.根據(jù)權(quán)利要求12所述的讀出電路，其特征在于，所述主開關(guān)和所述虛擬開關(guān)為MOS管，所述虛擬開關(guān)的漏極和源極連接在一起，并且與相應(yīng)主開關(guān)的輸出極連接。

14.一種開關(guān)式電容編碼器，其中集成了權(quán)利要求1-11中任一項所述的讀出電路。

15.一種讀取電容編碼器的方法，所述電容編碼器包括發(fā)射板和接收板，所述發(fā)射板發(fā)射周期性變化的靜電場，所述接收板接收響應(yīng)于定轉(zhuǎn)子之間的相對運動而被調(diào)制的靜電場，所述方法包括以下步驟：

將第一開關(guān)(S1-1)連接在產(chǎn)生靜電場激勵信號的激勵源和發(fā)射板之間；

將第二開關(guān)(S1-2)連接在發(fā)射板和地之間；

將運算放大器(A1)的反相輸入端連接到接收板，將其正相輸入端接地；

將第三開關(guān)(S3)連接在所述運算放大器(A1)的反相輸入端和輸出端之間；

將第四開關(guān)(S4)連接在所述運算放大器(A1)的輸出端和第一節(jié)點之間；

將第五開關(guān)(S5)連接在所述第一節(jié)點和地之間；以及

將電容器(Ci)的一端連接到所述運算放大器(A1)的反相輸入端，另一端連接到所述第一節(jié)點；

其中，在第一階段期間，控制第一開關(guān)(S1)、第三開關(guān)(S3)和第五開關(guān)(S5)導(dǎo)通，并且控制第二開關(guān)(S2)和第四開關(guān)(S4)關(guān)斷；在第二階段期間，控制第一開關(guān)(S1)、第三開關(guān)(S3)和第五開關(guān)(S5)關(guān)斷，并且控制第二開關(guān)(S2)和第四開關(guān)(S4)導(dǎo)通。