[發明專利]非易失性存儲器加密的方法和裝置以及非易失性存儲器

有效

• 申請號: 201210426323.8
• 申請日: 2012-10-30
• 公開（公告）號: CN103793333A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 王景華;王南飛
• 申請（專利權）人: 北京兆易創新科技股份有限公司
• 主分類號: G06F12/14
• 分類號: G06F12/14
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 趙娟

技術領域

本發明涉及半導體存儲器技術領域，特別是涉及一種非易失性存儲器密的方法，一種非易失性存儲器加密的裝置，以及，一種非易失性存儲器。

背景技術

Flash非易失性存儲器，具有壽命長，非易失性，即在斷電情況下仍能長久保存信息不丟失等優點，在各種電子產品中有著廣泛的應用。當某些敏感數據或代碼放到Flash中時，客戶擔心會有被復制或破解的可能，雖然目前有芯片有讀出保護措施，可以防止用仿真器或軟件讀出，但還是不能有效阻止一些非常規的反向技術。

因此，本領域技術人員迫切需要解決的技術問題之一在于：提出一種非易失性存儲加密的方法及裝置，用以結合現有的保護手段，進一步保障客戶存儲器內容的安全性。

發明內容

本發明所要解決的技術問題是提供一種非易失性存儲器加密的方法，一種非易失性存儲器加密的裝置，以及，一種非易失性存儲器。

為了解決上述問題，本發明公開了一種非易失性存儲器加密的方法，所述非易失性存儲器與控制器通過地址線相連，控制器發送邏輯地址訪問非易失性存儲器中的編程字，所述編程字在非易失性存儲器的實際存儲順序為物理地址，邏輯地址和物理地址通過地址線形成一一對應關系，所述方法包括：

對所述邏輯地址和物理地址的一一對應關系進行擾亂；

和/或，

對所述編程字的數據位進行擾亂。

優選地，所述對邏輯地址和物理地址的一一對應關系進行擾亂的步驟包括：

獲取所述地址線；

重新排列控制器和非易失性存儲器之間的地址線。

優選地，所述對編程字的數據位進行擾亂的步驟包括：

獲取所述編程字的數據位；

重新排列所述編程字的數據位。

優選地，所述對邏輯地址和物理地址的一一對應關系進行擾亂具有M種處理方式，所述M種處理方式形成地址編號；所述非易失性存儲器包括芯片編號，所述對邏輯地址和物理地址的一一對應關系進行擾亂的步驟還包括：

獲取所述非易失性存儲器的邏輯地址；

將所述芯片編號與邏輯地址進行異或處理，獲得異或結果；

依據所述異或結果查找對應的地址編號，采用所述地址編號對應的處理方式對所述邏輯地址和物理地址的一一對應關系進行擾亂。

優選地，所述對編程字的數據位進行擾亂具有N種處理方式，所述N種處理方式形成字編號；所述對編程字的數據位進行擾亂的步驟還包括：

獲取所述非易失性存儲器的物理地址；

將所述芯片編號與物理地址進行異或處理，獲得異或結果；

依據所述異或結果查找對應的字編號，采用所述字編號對應的處理方式對所述編程字的數據位進行擾亂。

本發明實施例還公開了一種非易失性存儲器加密的裝置，所述非易失性存儲器與控制器通過地址線相連，控制器發送邏輯地址訪問非易失性存儲器中的編程字，所述編程字在非易失性存儲器的實際存儲順序為物理地址，邏輯地址和物理地址通過地址線形成一一對應關系，所述裝置包括：

地址擾亂模塊，用于對所述邏輯地址和物理地址的一一對應關系進行擾亂；

和/或，

編程字擾亂模塊，用于對所述編程字的數據位進行擾亂。

優選地，所述地址擾亂模塊包括：

地址線獲取子模塊，用于獲取所述地址線；

地址線重新排列模塊，用于重新排列控制器和非易失性存儲器之間的地址線。

優選地，所述編程字擾亂模塊包括：

編程字獲取子模塊，用于獲取所述編程字的數據位；

編程字重新排列模塊，用于重新排列所述編程字的數據位。

優選地，所述對邏輯地址和物理地址的一一對應關系進行擾亂具有M種處理方式，所述M種處理方式形成地址編號；所述非易失性存儲器包括芯片編號，所述地址擾亂模塊還包括：

邏輯地址獲取子模塊，用于獲取所述非易失性存儲器的邏輯地址；

第一異或處理子模塊，用于將所述芯片編號與邏輯地址進行異或處理，獲得異或結果；

地址編號查找模塊，用于依據所述異或結果查找對應的地址編號，采用所述地址編號對應的處理方式對所述邏輯地址和物理地址的一一對應關系進行擾亂。

優選地，所述對編程字的數據位進行擾亂具有N種處理方式，所述N種處理方式形成字編號；所述編程字擾亂模塊還包括：

物理地址獲取子模塊，用于獲取所述非易失性存儲器的物理地址；

第二異或處理子模塊，用于將所述芯片編號與物理地址進行異或處理，獲得異或結果；