[發明專利]一種雙極集成電路放大系數工藝改進方法

有效

• 申請號: 201210425954.8
• 申請日: 2012-10-31
• 公開（公告）號: CN103021843A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 簡崇璽;陳計學;呂東鋒;丁繼洪;張學明;高博
• 申請（專利權）人: 華東光電集成器件研究所
• 主分類號: H01L21/3213
• 分類號: H01L21/3213
• 代理公司: 安徽省蚌埠博源專利商標事務所 34113
• 代理人: 楊晉弘

技術領域

本發明涉及半導體制造工藝領域，特別涉及一種改善雙極集成電路放大系數的工藝方法。?

背景技術

放大系數是雙極集成電路制造中的一個重要性能參數指標，其穩定性直接決定電路的可靠性。在現有的一些帶氮化硅的BJT與JFET相兼容的雙極集成電路制造工藝中，在引線孔光刻版之前使用了氮化硅介質膜，由于氮化硅介質膜的應力特性與該種電路不完全匹配，在測試此類雙極電路的橫向和縱向PNP管放大系數時表現出接觸孔未通或鋁引線與硅襯底的歐姆接觸不良的現象，而實際上這是PNP管的放大系數出現了衰減后所表現出的情況，這就導致所生產的電路達不到技術指標。?

發明內容

本發明的目的就是為克服由于氮化硅介質膜的應力特性與該種電路不完全匹配、造成此類雙極電路放大系數衰減的缺陷，提供的一種雙極集成電路放大系數工藝改進方法。?

為了實現上述目的，本發明采用了如下技術方案：?

一種雙極集成電路放大系數工藝改進方法,包括常規工藝制作BJT與JFET相兼容的雙極集成電路的基本電路的步驟、在基本電路上制作電極引線步驟、以及后續工藝整理步驟，其特征在于所述的基本電路上制作電極引線的步驟為：

a、基本電路表面淀積LTO：

在420℃的爐溫下，通過LPCVD淀積一層450nm的二氧化硅LTO層（20），然后在850℃的溫度下對淀積的LTO層進行增密；

b、接觸孔一次光刻：

利用光刻掩膜技術，形成基本電路中的引線接觸孔（21）的圖形；經過孔一次刻蝕將接觸孔內的氧化層去除干凈，形成引線接觸孔（21）；

c、引線接觸孔孔氧化：

通過氧化的方式在LTO層、以及引線接觸孔內生長一定厚度的氧化層（22）；

d、淀積氮化硅：

在氧化層（22）以及引線接觸孔的氧化層上，通過LPCVD淀積一層氮化硅薄膜（23）；

e、引線接觸孔二次光刻：

利用光刻掩膜技術，對每個引線接觸孔（21）進行第二次套刻；并將引線接觸孔內的氮化硅薄膜（23）和氧化層（22）刻蝕干凈，在底部形成小于引線接觸孔（21）的二次引線孔（24），每個二次引線孔（24）分別與下面基本電路中相應的基區硼（14）、發射區磷（16）及柵區磷（19）接觸；

f、濺純鋁：

在基本電路表面濺射一層1.2～1.5μm的純鋁膜；

g、鋁線條光刻：

利用光刻技術，形成具體的鋁連線及壓焊點圖形；然后用腐鋁液將光刻圖形上多余的鋁膜腐蝕干凈，分別形成與相應的基區硼（14）、發射區磷（16）及柵區磷（19）相連的電極引線（25）及壓焊點。

??

由于采用了上述技術方案，本發明具有如下優點：（1）能有效的釋放氮化硅介質膜的應力，使其與此類雙極電路的特性相匹配；（2）有效預防PNP管放大系數的衰減，穩定PNP管放大系數；（3）技術途徑易于實現。

附圖說明：?

圖1—圖6是本發明的基本電路上制作電極引線的各工藝步驟結構圖。

具體實施方式

本發明提供的一種雙極集成電路放大系數工藝改進方法,包括常規工藝制作BJT與JFET相兼容的雙極集成電路的基本電路的步驟、在基本電路上制作電極引線步驟、以及后續工藝整理步驟。?

所述的基本電路包括底層硅P襯底1、N_-外延層9,P+區12、N+區4、基區硼（14）、發射區磷（16）及柵區磷（19）。?

本發明的特征在于所述的基本電路上制作電極引線的步驟為：?

a、淀積LTO——如圖1所示，在420℃的爐溫下，通過LPCVD（氣相沉積裝置）淀積一層450nm左右的二氧化硅20，作為電路電容介質層；然后在850℃的溫度下對淀積的LTO層進行增密，增加LTO介質層的致密性；

b、接觸孔一次光刻——如圖2所示，利用光刻掩膜技術，形成電路引線接觸孔21的圖形；經過孔一次刻蝕將接觸孔內的氧化層去除干凈，形成電路引線接觸孔21；

c、引線接觸孔孔氧化—如圖3所示，通過氧化的方式在LTO層、以及引線接觸孔內生長一定厚度的氧化層22；

d、淀積氮化硅——如圖4所示，在氧化層22以及引線接觸孔上通過LPCVD淀積一層氮化硅薄膜23；