[發明專利]包括精細圖案的半導體器件的制造方法

有效

• 申請號: 201210425709.7
• 申請日: 2012-10-30
• 公開（公告）號: CN103247577B
• 公開（公告）日: 2017-06-09
• 發明（設計）人: 姜春守
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L21/768
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 邱軍

1.一種制造半導體器件的方法，該方法包括：

在半導體基板中形成第一隔離層以限定有源線；

形成橫過所述有源線的接觸線和實質上填充所述接觸線之間的間隔的第一層間絕緣層；

形成橫過所述有源線和所述接觸線的線形蝕刻掩模圖案；

蝕刻被所述線形蝕刻掩模圖案暴露的所述接觸線以形成接觸分離凹槽并且形成保留在所述線形蝕刻掩模圖案與所述有源線之間的交叉處的接觸圖案；

蝕刻被所述接觸分離凹槽暴露的所述有源線以形成有源分離凹槽，該有源分離凹槽將每個有源線分成多個有源圖案；

形成實質上填充所述有源分離凹槽的第三隔離層；

形成實質上與所述有源圖案相交的柵極；以及

形成橫過所述柵極的位線。

2.如權利要求1所述的方法，其中形成所述第一隔離層包括：

獲得所述有源線的陣列布局，每個有源線的布局包括有源部分和分離部分，所述有源部分對應于單條線布置的所述有源圖案，分離部分對應于所述有源圖案之間的所述有源分離凹槽；

將所述有源線的陣列布局轉移到所述半導體基板上以形成溝槽蝕刻掩模；

利用所述溝槽蝕刻掩模作為蝕刻掩模蝕刻所述半導體基板以形成溝槽；以及

在各溝槽中形成絕緣層。

3.如權利要求2所述的方法：

其中所述接觸線之中的奇數接觸線橫過所述有源線以實質上與所述有源線之中的奇數有源線的所述分離部分交疊并且實質上與所述有源線之中的偶數有源線的中心部分交疊；以及

其中所述接觸線之中的偶數接觸線橫過所述有源線以與所述有源線之中的偶數有源線的所述分離部分交疊并且與所述有源線之中的奇數有源線的中心部分交疊。

4.如權利要求3所述的方法，其中所述線形蝕刻掩模圖案暴露所述接觸線的與所述有源線的所述分離部分交疊的部分。

5.如權利要求2所述的方法，其中所述有源線的布局產生為沿著關于所述柵極和所述位線兩者的斜方向延伸并且與所述柵極和所述位線兩者交叉。

6.如權利要求5所述的方法，其中利用間隔體圖案化化技術(SPT)、雙重圖案化技術(DPT)、雙重曝光技術(DET)、光刻-光刻-蝕刻(LLE)技術或光刻-蝕刻-光刻-蝕刻(LELE)技術來執行形成所述溝槽蝕刻掩模。

7.如權利要求2所述的方法，其中在各溝槽中形成所述絕緣層包括：

沉積實質上填充所述溝槽的氮化硅層；和

平坦化所述氮化硅層。

8.如權利要求1所述的方法，其中形成所述接觸線包括：

在包括所述第一隔離層的所述半導體基板上實質上形成第一層間絕緣層；

蝕刻所述第一層間絕緣層以形成線形接觸凹槽；和

形成實質上填充所述線形接觸凹槽的導電層。

9.如權利要求8所述的方法，其中填充所述線形接觸凹槽的所述導電層形成為包括摻雜多晶硅層或金屬層。

10.如權利要求1所述的方法：

其中所述線形蝕刻掩模圖案形成為暴露所述第一層間絕緣層的實質上位于所述接觸線之間的部分；和

其中所述接觸分離凹槽通過選擇性蝕刻所述接觸線的被所述線形蝕刻掩模圖案暴露的部分而形成。

11.如權利要求1所述的方法，其中所述有源分離凹槽形成為與所述第一隔離層和所述第一層間絕緣層自對準。

12.如權利要求1所述的方法，其中形成所述第三隔離層包括：

形成實質上填充所述有源分離凹槽和所述接觸分離凹槽的氮化硅層；和使所述氮化硅層凹陷以實質上重新形成所述接觸分離凹槽。

13.如權利要求12所述的方法，還包括形成實質上填充所述重新形成的接觸分離凹槽的第二層間絕緣層。

14.如權利要求1所述的方法，其中形成所述柵極包括：

蝕刻所述第一層間絕緣層和所述有源圖案以形成與所述有源圖案實質上相交的線形的埋置柵極凹槽；

形成實質上填充所述埋置柵極凹槽的埋置柵極層；

使所述埋置柵極層凹陷以在各埋置柵極凹槽中形成埋置柵極并且實質上在各埋置柵極上提供密封凹槽；和

在各密封凹槽中實質上形成密封層。