[發(fā)明專利]MOS晶體管的制作方法在審
| 申請?zhí)枺?/td> | 201210424994.0 | 申請日: | 2012-10-30 |
| 公開(公告)號: | CN103794503A | 公開(公告)日: | 2014-05-14 |
| 發(fā)明(設(shè)計(jì))人: | 劉煥新 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | mos 晶體管 制作方法 | ||
技術(shù)領(lǐng)域
本發(fā)明屬于半導(dǎo)體制造領(lǐng)域,特別是涉及一種MOS晶體管的制作方法。
背景技術(shù)
現(xiàn)有半導(dǎo)體器件制作工藝中,由于應(yīng)力可以改變硅材料的能隙和載流子遷移率,因此通過應(yīng)力來提高M(jìn)OS晶體管的性能成為越來越常用的手段。具體地,通過適當(dāng)控制應(yīng)力,可以提高載流子(NMOS晶體管中的電子,PMOS晶體管中的空穴)遷移率,進(jìn)而提高驅(qū)動(dòng)電流,以此極大地提高M(jìn)OS晶體管的性能。對于PMOS晶體管而言,可以采用嵌入式硅鍺技術(shù)(Embedded?SiGeTechnology)以在晶體管的溝道區(qū)域產(chǎn)生壓應(yīng)力,進(jìn)而提高載流子遷移率。所謂嵌入式硅鍺技術(shù)是指在半導(dǎo)體襯底的需要形成源極及漏極的區(qū)域中埋置硅鍺材料,利用硅與硅鍺(SiGe)之間的晶格失配對溝道區(qū)域產(chǎn)生壓應(yīng)力。現(xiàn)有技術(shù)中有許多關(guān)于嵌入式硅鍺技術(shù)PMOS晶體管的專利以及專利申請,例如2011年6月15日公開的公開號為CN102097491A的中國專利申請文獻(xiàn)中公開的嵌入式硅鍺技術(shù)的PMOS晶體管的形成方法。
圖1至圖5是現(xiàn)有的嵌入式硅鍺技術(shù)PMOS晶體管的形成方法的剖面結(jié)構(gòu)示意圖,具體如下,請參考圖1,提供半導(dǎo)體襯底10,在所述半導(dǎo)體襯底10上形成偽柵結(jié)構(gòu)11,所示偽柵結(jié)構(gòu)11包括形成在半導(dǎo)體襯底10上的柵介質(zhì)層111及形成在柵介質(zhì)層111上的偽柵電極112。所述偽柵結(jié)構(gòu)11上具有硬掩膜層12,所述硬掩膜層12的材料為氮化硅。在所述偽柵結(jié)構(gòu)11兩側(cè)形成LDD結(jié)構(gòu)13;形成所述LDD結(jié)構(gòu)之后,在所述偽柵結(jié)構(gòu)11和硬掩膜12的周圍形成側(cè)墻14,所述側(cè)墻的材料為氮化硅;請參考圖3,以所述側(cè)墻14為掩膜,刻蝕半導(dǎo)體襯底10,在側(cè)墻14的兩側(cè)形成sigma形凹槽16;請參考圖4,形成sigma形凹槽16之后,在所述sigma形凹槽16內(nèi)填充滿硅鍺材料17;請參考圖5,對所述硅鍺材料17進(jìn)行離子注入形成源極和漏極;離子注入后,在所述sigma形凹槽16內(nèi)的硅鍺材料17表面形成金屬硅化物18。
但是,利用現(xiàn)有技術(shù)形成的PMOS晶體管性能不好。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是利用現(xiàn)有技術(shù)形成的PMOS晶體管性能不好。
為解決上述問題,本發(fā)明提供了一種MOS晶體管的形成方法,所述方法包括:
提供襯底,在所述襯底上形成柵極結(jié)構(gòu),所述柵極結(jié)構(gòu)包括柵介質(zhì)層和位于所述柵介質(zhì)層上的柵電極,在所述柵極結(jié)構(gòu)周圍形成側(cè)墻;
在所述側(cè)墻兩側(cè)的襯底中形成凹槽;
將反應(yīng)氣體通入所述凹槽,以去除凹槽內(nèi)的副產(chǎn)物和凹槽表面氧化物,所述反應(yīng)氣體幾乎不與側(cè)墻反應(yīng);
將反應(yīng)氣體通入所述凹槽后,在所述凹槽內(nèi)形成半導(dǎo)體材料;
對所述半導(dǎo)體材料進(jìn)行離子注入形成源極、漏極。
可選的,將反應(yīng)氣體通入所述凹槽后,在所述凹槽內(nèi)形成半導(dǎo)體材料之前,還包括步驟:加熱所述凹槽。
可選的,加熱所述凹槽至120℃~150℃。
可選的,所述凹槽為sigma形凹槽,所述sigma形凹槽的形成方法包括:
利用干法刻蝕在柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成矩形凹槽或碗狀凹槽;
濕法腐蝕所述矩形凹槽或碗狀凹槽形成sigma形凹槽。
可選的,還包括步驟:向所述矩形凹槽或碗狀凹槽內(nèi)通入反應(yīng)氣體,去除所述矩形凹槽或碗狀凹槽內(nèi)的副產(chǎn)物和凹槽表面氧化物。
可選的,將反應(yīng)氣體通入所述矩形凹槽或碗狀凹槽后還包括加熱所述矩形凹槽或碗狀凹槽至120℃~150℃。
可選的,所述反應(yīng)氣體包括氨氣和氟化氫氣體。
可選的,所述氨氣和氟化氫氣體的體積比為(1~3)∶(5~8)。
可選的,所述反應(yīng)氣體還包括稀釋氣體,用來稀釋反應(yīng)氣體中氨氣或氟化氫氣體的濃度。
可選的,所述稀釋氣體包括氮?dú)狻錃狻鍤狻⒑狻⒛蕷狻㈦礆狻㈦瘹饣螂睔狻?/p>
可選的,所述側(cè)墻為單層結(jié)構(gòu)或疊層結(jié)構(gòu)。
可選的,所述側(cè)墻為單層結(jié)構(gòu)時(shí),所述側(cè)墻的材料為氮化硅。
可選的,所述側(cè)墻為疊層結(jié)構(gòu)時(shí),所述疊層結(jié)構(gòu)的最外層為氮化硅。
可選的,所述柵極結(jié)構(gòu)上形成有硬掩膜層。
可選的,所述硬掩膜層的材料為氮化硅、氧化硅或氮氧化硅。
可選的,在所述柵極結(jié)構(gòu)周圍形成側(cè)墻后,形成凹槽之前還包括步驟:
將所述襯底分為PMOS區(qū)域和NMOS區(qū)域;
形成保護(hù)層,覆蓋所述NMOS區(qū)域或PMOS區(qū)域。
可選的,在所述凹槽內(nèi)形成半導(dǎo)體材料后,去除所述保護(hù)層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210424994.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:背溝道蝕刻氧化物薄膜晶體管工藝架構(gòu)
- 下一篇:金屬柵極的形成方法
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





