[發明專利]半導體器件的接觸結構

有效

• 申請號: 201210424958.4
• 申請日: 2012-10-30
• 公開（公告）號: CN103579176B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 萬幸仁;葉凌彥;施啟元;陳彥友
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種用于半導體器件的接觸結構，包括：

襯底，包括主表面和位于所述主表面之下的腔；

所述腔中的應變材料，其中所述應變材料的晶格常數不同于所述襯底的晶格常數；

含Ge介電層，位于所述應變材料上方；以及

金屬層，位于所述含Ge介電層上方。

2.根據權利要求1所述的接觸結構，其中，所述應變材料包含SiGe或SiGeB。

3.根據權利要求1所述的接觸結構，其中，所述含Ge介電層具有介于約1nm至約10nm范圍內的厚度。

4.根據權利要求1所述的接觸結構，其中，所述含Ge介電層包含GeN_x。

5.一種p型金屬氧化物半導體場效應晶體管(pMOSFET)，包括：

襯底，包括主表面和位于所述主表面之下的腔；

柵極堆疊件，位于所述襯底的主表面上；

淺溝槽隔離(STI)區，設置在所述柵極堆疊件的一側上，其中所述STI區位于所述襯底內；以及

接觸結構，分布在所述柵極堆疊件和所述STI區之間，其中所述接觸結構包括：

所述腔中的應變材料，其中所述應變材料的晶格常數不同于所述

襯底的晶格常數；

位于所述應變材料上方的含Ge介電層；以及

位于所述含Ge介電層上方的金屬層。

6.根據權利要求5所述的pMOSFET，其中，所述應變材料包含SiGe或SiGeB。

7.根據權利要求5所述的pMOSFET，其中，所述含Ge介電層具有介于約1nm至約10nm范圍內的厚度。

8.一種制造半導體器件的方法，包括：

提供襯底，所述襯底包括主表面和位于所述主表面之下的腔；

在所述腔中外延生長應變材料，其中所述應變材料的晶格常數不同于所述襯底的晶格常數；

在所述應變材料上方外延生長Ge層；

處理所述Ge層以在所述應變材料上方形成含Ge介電層；以及

在所述含Ge介電層上方形成金屬層。

9.根據權利要求8所述的方法，還包括：

在所述應變材料上方外延生長所述Ge層之前修剪所述應變材料。

10.根據權利要求9所述的方法，其中，使用HCl作為蝕刻氣體執行修剪所述應變材料的步驟。