[發明專利]具有金屬柵極的半導體器件的制作方法

有效

• 申請號: 201210424674.5
• 申請日: 2012-10-30
• 公開（公告）號: CN103794483A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 李鳳蓮;倪景華;隋運奇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8244
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明屬于半導體制造領域，特別是涉及一種具有金屬柵極的半導體器件的制作方法。

背景技術

現有集成電路制造中的一個普遍趨勢是生產具有很小特征尺寸的晶體管，且晶體管大多包括由材料為氧化硅（或氮氧化硅等）的柵介電層、材料為多晶硅的柵極構成的疊層結構。隨著晶體管尺寸變得越來越小，晶體管出現了許多問題，如柵極電流泄露（gate?leakage）、多晶硅耗盡（poly?depletion）、硼穿透（boron?penetration）效應等，這些都影響了集成電路的進一步發展。為解決上述問題，人們研究了一種新型晶體管：它將柵介電層的材料由氧化硅替換為高K介電層（這里的K是指一種介電常數）、將柵極的材料由多晶硅替換為金屬，形成由高K介電層及金屬柵極構成的疊層結構，大大提高了集成電路的性能。具體地，這種具有金屬柵極的晶體管制作方法可參照于2011年11月15日公開、公開號為US8058119的美國專利。

在某些半導體器件中，一些PMOS晶體管的金屬柵極與一些NMOS晶體管的金屬柵極連成一個整體。舉例來講，圖1是一種靜態隨機存儲器單元的電路連接示意圖，如圖1所示，靜態隨機存儲器（static?random?access?memory，簡稱SRAM）是由六個晶體管構成，分別為晶體管M₁、晶體管M₂、晶體管M₃、晶體管M₄、晶體管M₅、晶體管M₆，其中，晶體管M₁的柵極與晶體管M₂的柵極連成一個整體，晶體管M₃的柵極與晶體管M₄的柵極連成一個整體，其中，晶體管M₁為具有金屬柵極的PMOS晶體管，晶體管M₂為具有金屬柵極的NMOS晶體管。

下面結合圖2至圖6對一種具有PMOS晶體管及NMOS晶體管的半導體器件的制作方法作介紹，所述PMOS晶體管具有金屬柵極，所述NMOS晶體管具有金屬柵極，且PMOS晶體管的金屬柵極與NMOS晶體管的金屬柵極連成一個整體。

如圖2所示，提供半導體襯底1，半導體襯底1包括PMOS晶體管區域1a及NMOS晶體管區域1b，半導體襯底1內形成有淺溝槽隔離結構2，淺溝槽隔離結構2將半導體襯底1內的相鄰兩個有源區隔離開。半導體襯底1上形成有高K介電層3，高K介電層3上形成有偽柵極4，偽柵極4的一部分設置在預形成PMOS晶體管金屬柵極所在位置，另一部分設置在預形成NMOS晶體管金屬柵極所在位置。

結合圖2及圖3所示，在偽柵極4上形成圖形化光刻膠層5，圖形化光刻膠層5將偽柵極4中對應NMOS晶體管區域1b的部分覆蓋住，以圖形化光刻膠層5為掩模對偽柵極4進行干法刻蝕，偽柵極4中對應PMOS晶體管區域1a的部分被去除，殘余的偽柵極為剩余偽柵極4a，在被去除的偽柵極所在位置形成第一溝槽T1。

如圖4所示，去除圖3中殘余的圖形化光刻膠層5，在剩余偽柵極4a及第一溝槽T1上形成金屬層（未圖示），對金屬層進行平坦化處理，第一溝槽T1被金屬層6填滿，金屬層6為PMOS晶體管的金屬柵極。

結合圖4及圖5所示，利用干法刻蝕去除剩余偽柵極4a，在被去除的剩余偽柵極4a所在位置形成第二溝槽T2。

如圖6所示，在金屬層6及第二溝槽T2上形成金屬層（未圖示），對金屬層進行平坦化處理，第二溝槽T2被金屬層7填滿，金屬層7為NMOS晶體管的金屬柵極。PMOS晶體管的金屬柵極即金屬層6與NMOS晶體管的金屬柵極即金屬層7連成一個整體。

但是在實際應用中發現，上述制作方法制作而成的半導體器件運行速度較低。

發明內容

本發明要解決的問題是利用現有半導體器件制作方法制作而成的半導體器件運行速度較低，該半導體器件具有PMOS晶體管及NMOS晶體管，所述PMOS晶體管具有金屬柵極，所述NMOS晶體管具有金屬柵極，且PMOS晶體管的金屬柵極與NMOS晶體管的金屬柵極連成一個整體。

為解決上述問題，本發明提供了一種具有金屬柵極的半導體器件的制作方法，其包括：

提供半導體襯底，所述半導體襯底上形成有高K介電層，所述半導體襯底包括第一晶體管區域及第二晶體管區域，所述第一晶體管區域及第二晶體管區域中一個為PMOS晶體管區域，另一個為NMOS晶體管區域；