[發(fā)明專利]一種半導(dǎo)體器件及其制備方法

有效

• 申請?zhí)枺?/td>: 201210422474.6
• 申請日: 2012-10-29
• 公開（公告）號: CN103794519B
• 公開（公告）日: 2017-04-05
• 發(fā)明（設(shè)計）人: 王冬江;張海洋
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/336;H01L29/423;H01L29/43;H01L29/08
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 董巍,高偉

1.一種半導(dǎo)體器件的制備方法，包括：

提供半導(dǎo)體襯底；

在所述襯底上形成若干疊層，所述疊層包括依次沉積的柵極材料層、柵極介電層、溝道層和柵極介電層；

圖案化所述疊層中相對的兩面，以形成從下往上面積依次減小的階梯形柵極疊層，并露出部分所述柵極材料層，進(jìn)而形成柵極結(jié)構(gòu)，

圖案化所述柵極結(jié)構(gòu)兩側(cè)的疊層，以形成從下往上面積依次減小的階梯形源漏疊層，并露出部分所述溝道層，進(jìn)而形成源漏區(qū)，

在所述襯底上沉積第一介電層，以覆蓋所述疊層；

在所述第一介電層上形成第一層間介質(zhì)層；

圖案化所述第一層間介質(zhì)層和所述第一介電層，以形成柵極接觸孔和源漏接觸孔；

采用導(dǎo)電材料填充所述柵極接觸孔和所述源漏接觸孔，以形成柵極電極和源漏電極，進(jìn)而形成3D晶體管。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極結(jié)構(gòu)和源漏區(qū)的形成方法為：

在所述襯底上形成若干層面積相同的疊層，圖案化最上層疊層，以使所述最上層疊層的面積小于其下面的疊層的面積，接著圖案化位于所述最上層疊層下面的疊層，按從上往下的順序依次圖案化所述疊層，以形成階梯狀的疊層結(jié)構(gòu)。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極結(jié)構(gòu)和源漏區(qū)的形成方法為：

在所述襯底上形成若干層面積相同的疊層結(jié)構(gòu)，圖案化最底層以上的疊層，使其面積小于最底層疊層，然后圖案化所述倒數(shù)第二層以上的疊層，按從下往上的順序依次圖案化所述疊層，以形成階梯狀的疊層結(jié)構(gòu)。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極疊層從上往下依次為所述柵極材料層、所述柵極介質(zhì)層、所述溝道層和所述柵極介質(zhì)層，相鄰兩層所述柵極疊層之間露出部分所述柵極材料層，以形成階梯狀柵極結(jié)構(gòu)。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述源漏疊層從上往下依次為所述溝道層、所述柵極介質(zhì)層、所述柵極材料層和所述柵極介質(zhì)層，相鄰兩層所述源漏疊層之間露出部分所述溝道層，以形成階梯狀源漏。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，圖案化所述第一介電層，以露出部分所述溝道層，并在所述源漏疊層的側(cè)壁上形成間隙壁。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，圖案化所述第一介電層，以露出部分所述半導(dǎo)體材料層，并在所述柵極疊層的側(cè)壁上形成間隙壁。

8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括以下步驟：

在所述襯底上沉積第一介電層后，在所述第一介電層上形成第二層間介質(zhì)層，然后在所述第二層間介質(zhì)層上形成第一層間介質(zhì)層。

9.根據(jù)權(quán)利要求8所述的方法，其特征在于，圖案化所述第一層間介質(zhì)層，然后蝕刻所述第二層間介質(zhì)層和所述第一介電層，以形成柵極接觸孔和源漏接觸孔。

10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括對所述源漏區(qū)和溝道進(jìn)行摻雜的步驟。

11.根據(jù)權(quán)利要求10所述的方法，其特征在于，對所述源漏區(qū)和所述溝道進(jìn)行同等水平的摻雜。

12.根據(jù)權(quán)利要求10所述的方法，其特征在于，對所述源漏區(qū)和所述溝道進(jìn)行不同等水平的摻雜。

13.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極材料層為Si。

14.根據(jù)權(quán)利要求13所述的方法，其特征在于，對所述源漏區(qū)和溝道進(jìn)行同等水平的摻雜。

15.根據(jù)權(quán)利要求1所述的方法，其特征在于，調(diào)整所述溝道的深度以及摻雜水平，來控制所述半導(dǎo)體器件的閾值電壓。

16.根據(jù)權(quán)利要求1所述的方法，其特征在于，選擇柵極材料層的材料，來控制所述半導(dǎo)體器件的閾值電壓。

17.根據(jù)權(quán)利要求1所述的方法，其特征在于，選用外延生長或原子層沉積法沉積所述柵極介電層、所述柵極材料層以及所述溝道層。