[發明專利]二維屏蔽柵晶體管器件及其制備方法

有效

• 申請號: 201210418340.7
• 申請日: 2012-10-26
• 公開（公告）號: CN103094321A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 雷燮光;安荷·叭剌;伍時謙
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L29/40
• 分類號: H01L29/40;H01L29/78;H01L21/28;H01L21/336
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明主要涉及晶體管，更確切地說是設計屏蔽柵晶體管器件及其制備方法。

背景技術

由于屏蔽柵晶體管具有許多優良的特性，因此比傳統的晶體管（例如傳統的溝槽MOSFET（金屬氧化物半導體場效應晶體管））更加利于應用。屏蔽柵溝槽晶體管（SGT）具有很低的柵漏電容C_gd，很低的導通電阻R_DSon，以及很高的晶體管擊穿電壓。對于傳統的溝槽MOSFET而言，通道中放置多個溝槽，在降低導通電阻的同時，也增大了整體的柵漏電容。引入屏蔽柵溝槽MOSFET，通過將柵極與漂流區中的電場屏蔽起來，改進該問題，從而大幅降低了柵漏電容。屏蔽柵溝槽MOSFET結構在漂流區中具有較高的雜質載流子濃度，還為器件的擊穿電壓提供了額外的益處，從而降低了導通電阻。

當前有一些文獻中提出了屏蔽柵溝槽MOSFET器件，例如Baliga在美國專利5,998,833中所述。

屏蔽柵溝槽MOSFET改良的性能特點特別適用于功率切換器件，例如開關轉換器，通常稱為同步降壓轉換器（一種直流-直流轉換器，其中輸出電壓低于輸入電壓）。屏蔽柵溝槽MOSFET尤其適用于同步降壓轉換器中的高端開關。然而，對于作為同步整流器的低端開關，體二極管反向恢復時過量的電荷會增大功率耗散，降低轉換器效率。

帶有屏蔽柵的SGT在電源電勢處具有低R_DSon。在柵極電極下方的屏蔽電極降低了柵漏電容。

在傳統的SGT設計中，屏蔽電極和柵極電極形成在自對準工藝中，自對準工藝利用單獨的掩膜，制備一組溝槽，用于柵極電極和屏蔽電極。然而，屏蔽電極和柵極電極的結構要求不同。例如，由于屏蔽電極處于電源電勢，因此屏蔽電極必須與形成溝槽的半導體層絕緣。通常在外延層和屏蔽電極之間使用厚氧化物，抵御擊穿。在鄰近的屏蔽電極之間還有一個臺面結構。當成比例地縮小器件時，臺面結構會靠的很近，無法為厚氧化物留出足夠空間，從而出現問題。

正是在這一前提下，提出了本發明的各種實施例。

發明內容

本發明提供一種屏蔽柵晶體管器件，包括：

一個半導體襯底；

一個或多個屏蔽電極，形成在半導體襯底中的第一層次上，其中所述的一個或多個屏蔽電極與半導體襯底電絕緣；

一個或多個柵極電極，形成在半導體襯底中的第二層次上，所述的第二層次與所述的第一層次不同，其中所述的一個或多個柵極電極與所述的半導體襯底和所述的一個或多個屏蔽電極電絕緣，其中至少一部分所述的一個或多個柵極電極的方向不平行于所述的一個或多個屏蔽電極，其中所述的一個或多個柵極電極的一個或多個部分與一個或多個屏蔽溝槽的一個或多個部分重疊。

上述屏蔽柵晶體管器件，第二層次在一個或多個屏蔽電極和半導體襯底的表面之間。

上述的屏蔽柵晶體管器件，一個或多個屏蔽電極的寬度與一個或多個柵極電極的寬度不同。

上述的屏蔽柵晶體管器件，一個或多個屏蔽電極的間距與一個或多個柵極電極的間距不同。

上述的屏蔽柵晶體管器件，一個或多個柵極電極的間距小于2.5微米。

上述的屏蔽柵晶體管器件，一個或多個柵極電極的間距小于1微米。

上述的屏蔽柵晶體管器件，至少一部分一個或多個柵極電極的方向垂直于一個或多個屏蔽電極。

上述的屏蔽柵晶體管器件，至少一部分一個或多個柵極電極的方向不垂直于一個或多個屏蔽電極。

上述的屏蔽柵晶體管器件，一個或多個柵極電極包括一個或多個封閉式晶胞電極。

上述的屏蔽柵晶體管器件，一個或多個封閉式晶胞電極包括一個或多個蜂窩狀封閉式晶胞結構。

上述屏蔽柵晶體管器件，半導體襯底包括第一導電類型的漏極區，半導體襯底還包括在一個或多個柵極電極附近的本體區，其中本體區的第二導電類型與第一導電類型相反。

上述屏蔽柵晶體管器件，半導體襯底包括在一個或多個柵極電極附近的源極區，其中第一導電類型的源極區的摻雜濃度大于漏極區，其中本體區設置在源極區和漏極區之間。

上述的屏蔽柵晶體管器件，第一導電類型為N-型，第二導電類型為P-型。

此外，本發明還提供一種用于制備屏蔽柵晶體管器件的方法，該方法包括：

a）在半導體襯底中的第一層次上制備一個或多個屏蔽電極，其中一個或多個屏蔽電極與半導體襯底電絕緣；