[發明專利]金屬硅化鎢柵極工藝中多晶硅電阻的制造方法有效
| 申請號: | 201210415064.9 | 申請日: | 2012-10-26 |
| 公開(公告)號: | CN103779199B | 公開(公告)日: | 2016-10-19 |
| 發明(設計)人: | 陳瑜;趙階喜;羅嘯 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬硅 柵極 工藝 多晶 電阻 制造 方法 | ||
1.一種金屬硅化鎢柵極工藝中多晶硅電阻的制造方法,其特征在于,包括如下步驟:
步驟一、在半導體襯底上生長一層多晶硅層;
步驟二、在所述半導體襯底的正面進行全面的第一次離子注入,該第一次離子注入將離子注入到所述多晶硅層中并調節所述多晶硅層的電阻,使所述多晶硅層的電阻值為后續形成的多晶硅電阻的電阻值;
步驟三、所述第一次離子注入之后,采用光刻工藝定義出柵極多晶硅的形成區域,并采用第二次離子注入工藝對柵極多晶硅的形成區域的多晶硅層進行摻雜;
步驟四、所述第二次離子注入之后,在所述多晶硅層表面形成層氧化層;
步驟五、采用光刻工藝定義出所述多晶硅電阻的形成區域,采用刻蝕工藝將所述多晶硅電阻的形成區域外的所述氧化層去除、所述多晶硅電阻的形成區域的所述氧化層保留;
步驟六、在所述半導體襯底的正面生長金屬硅化鎢,所述金屬硅化鎢位于所述氧化層以及所述氧化層外部的所述多晶硅層的表面上;
步驟七、采用光刻工藝用光刻膠同時定義出柵極和所述多晶硅電阻的接觸端的形成區域;每個所述多晶硅電阻的長度方向的兩端都分別要形成一個所述接觸端,在俯視面上,所述接觸端的寬度小于所述多晶硅電阻的寬度、且所述接觸端的一端交疊于所對應的所述多晶硅電阻的端部正上方,所述接觸端的交疊端的寬度邊延伸到所對應端的所述多晶硅電阻的寬度邊內側,所述接觸端的兩條長度邊要求位于所述多晶硅電阻的兩條長度邊內側;
步驟八、以所述光刻膠為掩模依次對所述金屬硅化鎢和所述多晶硅層進行刻蝕同時形成所述柵極、所述多晶硅電阻和所述接觸端,刻蝕所述多晶硅層時所述多晶硅電阻區域的所述多晶硅層被所述氧化層阻擋而不并刻蝕;
步驟九、形成金屬接觸孔,各所述多晶硅電阻兩端的所述接觸端都分別和一個金屬接觸孔相接觸并引出所述多晶硅電阻兩端的電極。
2.如權利要求1所述的方法,其特征在于:步驟三中所述柵極多晶硅分為P型柵極多晶硅和N型柵極多晶硅,所述P型柵極多晶硅和所述N型柵極多晶硅的光刻工藝以及第二次離子注入工藝分開進行,所述P型柵極多晶硅的第二次離子注入的雜質為P型雜質,所述N型柵極多晶硅的第二次離子注入的雜質為N型雜質。
3.如權利要求1所述的方法,其特征在于:步驟五中所定義出的所述多晶硅電阻的最小寬度為步驟七中所述柵極圖形的關鍵尺寸的2倍以上;所述多晶硅電阻的長度為所述多晶硅電阻的寬度的1倍以上。
4.如權利要求1所述的方法,其特征在于:步驟七中所述接觸端的交疊端的寬度邊和所對應端的所述多晶硅電阻的寬度邊的距離為所述柵極圖形的關鍵尺寸,所述接觸端的兩條長度邊和所對應端的所述述多晶硅電阻的長度邊的距離為所述柵極圖形的關鍵尺寸。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司,未經上海華虹宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210415064.9/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





