[發明專利]同系列多平臺FPGA應用合并系統

有效

• 申請號: 201210413817.2
• 申請日: 2012-10-25
• 公開（公告）號: CN103778087B
• 公開（公告）日: 2016-10-19
• 發明（設計）人: 余年兵;黃凱
• 申請（專利權）人: 加弘科技咨詢（上海）有限公司
• 主分類號: G06F13/20
• 分類號: G06F13/20
• 代理公司: 上海光華專利事務所 31219
• 代理人: 余明偉

1.一種同系列多平臺FPGA應用合并系統，應用于包括適配器和至少兩個平臺的測試或生產系統中，其特征在于，所述FPGA應用合并系統包括：

至少兩個功能模塊，用于與所述至少兩個平臺相對應；

IO選擇器，分別與至少兩個功能模塊連接，用于自適應選擇至少兩個功能模塊中的一個功能模塊；

IO屬性控制器，與所述IO選擇器連接，用于選擇依據被選擇功能模塊的IO的具體屬性，即每個IO都是輸入，輸出和高阻三態的屬性。

2.根據權利要求1所述的同系列多平臺FPGA應用合并系統，其特征在于：所述同系列多平臺FPGA應用合并系統還包括IO引腳，連接在所述同系列多平臺FPGA應用合并系統上，用于將所述同系列多平臺FPGA應用合并系統嵌入至所述適配器中。

3.根據權利要求1所述的同系列多平臺FPGA應用合并系統，其特征在于，所述IO屬性控制器還包括可編程輸入輸出單元。

4.根據權利要求3所述的同系列多平臺FPGA應用合并系統，其特征在于，所述IO屬性控制器需要用到FPGA的通用輸入輸出的每個IO都是三態屬性，即實時配置成為輸入、輸出、或高阻。

5.根據權利要求3所述的同系列多平臺FPGA應用合并系統，其特征在于，所述可編程輸入輸出單元包括三態控制端口，輸出端口、輸入端口。

6.根據權利要求5所述的同系列多平臺FPGA應用合并系統，其特征在于，當三態控制端口處的信號電平為低電平時，IO為輸出狀態；當三態控制端口處的信號電平為高電平時，IO為高阻狀態。

7.根據權利要求1所述的同系列多平臺FPGA應用合并系統，其特征在于，所述同系列多平臺FPGA應用合并系統采用包括第一級結構和第二級結構的兩級結構對IO進行控制，即兩級結構指IO選擇器和IO屬性控制器。

8.根據權利要求7所述的同系列多平臺FPGA應用合并系統，其特征在于，處于第一級結構的IO選擇器會將至少兩個功能模塊中的具體一功能模塊的IO映射到FPGA的IO上。

9.根據權利要求7所述的同系列多平臺FPGA應用合并系統，其特征在于，處于第二級結構的IO屬性控制器會依據至少兩個功能模塊中具體一功能模塊來配置具體的每個IO的輸入輸出特性。