[發明專利]集成電路測試系統及測試方法

有效

• 申請號: 201210413616.2
• 申請日: 2012-10-25
• 公開（公告）號: CN103777131A
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 顧良波;張志勇;余琨;王錦;葉建明;郝丹丹
• 申請（專利權）人: 上海華嶺集成電路技術股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

技術領域

本發明涉及集成電路測試技術領域，特別涉及一種集成電路測試系統及測試方法。

背景技術

集成電路芯片（integrated?circuit?chip，IC芯片）的電性測試在半導體制作工藝（semiconductor?process）的各階段中都是相當重要的。每一個IC芯片都必須接受測試以確保其電性功能（electrical?function）。

在集成電路芯片的測試過程中，使用的測試設備主要包括：測試機（Automatic?Test?Equipment，ATE）及探針臺（prober）。其中，測試機是用于晶圓和其他成品測試的一種專用設備，可以實現各種電性參數的測量，以檢測集成電路芯片的電性功能。探針臺是集成電路制造過程中用于晶圓測試的一種設備，主要完成晶圓的固定步距移動。

請參考圖1，其為現有的集成電路測試系統的框結構示意圖。如圖1所示，現有的集成電路測試系統1包括：一臺測試機10及一臺探針臺11，所述測試機10與所述探針臺11信號連接。所述集成電路測試系統1通過如下步驟實現對集成電路芯片（待測芯片）的檢測：

（1）將晶圓放置在探針臺上11，所述晶圓包括多個集成電路芯片（待測芯片）；

（2）移動探針臺11，使得探針臺11定位到一待測芯片，即使得待測芯片與一探針卡接觸；

（3）探針臺11向測試機10發送SOT信號（即開始測試的信號），測試機10接收到SOT信號后對待測芯片進行電流、電壓、頻率等電性參數測試；

（4）測試完成后，測試機10向探針臺11發送EOT信號（即完成測試的信號）及BIN信號（即測試結果信號）；

（5）探針臺11接收到EOT信號及BIN信號后定位到下一個待測芯片，并重復執行步驟（3）~（4），即進行下一個測試循環，直至完成整個晶圓的測試，此時，探針臺11向測試機10發送waferend信號（即晶圓測試結束的信號）。

通過現有的集成電路測試系統能夠實現對于待測芯片的電性功能檢測，但是效率不高。特別的，當待測芯片中有多個功能電路需要檢測，而一臺測試機同一時刻只能檢測其中部分功能電路時，將導致對該待測芯片的檢測周期變長，從而降低了檢測效率，提高了檢測成本。

發明內容

本發明的目的在于提供一種集成電路測試系統及測試方法，以解決現有技術中集成電路測試系統的檢測效率低、檢測成本高的問題。

為解決上述問題，本發明提供一種集成電路測試系統，包括：多臺測試機及一臺探針臺，所述探針臺與所述多臺測試機信號連接；

當探針臺定位到一待測芯片后，所述探針臺同時向所述多臺測試機發送SOT信號。

可選的，在所述的集成電路測試系統中，還包括一分信號電路，所述分信號電路能夠同時發送多個輸出信號，所述探針臺通過所述分信號電路與所述多臺測試機信號連接。

可選的，在所述的集成電路測試系統中，所述分信號電路包括一反相器及與所述反相器連接的譯碼器，其中，所述反相器的輸入端與所述探針臺連接，所述反相器的輸出端與所述譯碼器連接，所述譯碼器的多個輸出端分別與所述多臺測試機連接。

可選的，在所述的集成電路測試系統中，還包括一或門電路，每臺測試機的EOT信號輸出端均與所述或門電路的輸入端連接，所述或門電路的輸出端與所述探針臺的第一輸入端連接。

可選的，在所述的集成電路測試系統中，還包括一與門電路，每臺測試機的BIN信號輸出端均與所述與門電路的輸入端連接，所述與門電路的輸出端與所述探針臺的第二輸入端連接。

可選的，在所述的集成電路測試系統中，還包括一計數器，所述計數器的輸入端與所述與門電路的輸出端連接，所述計數器的輸出端與所述探針臺的第二輸入端連接。

本發明還提供一種集成電路測試系統的測試方法，其中，所述集成電路測試系統包括多臺測試機及一臺探針臺，所述探針臺與所述多臺測試機信號連接；所述測試方法包括：

所述探針臺定位到一待測芯片；

當探針臺定位到一待測芯片后，所述探針臺同時向所述多臺測試機發送SOT信號；

所述多臺測試機接收到SOT信號后，對所述待測芯片進行電性測試。

可選的，在所述的集成電路測試系統的測試方法中，還包括：

所述多臺測試機完成對所述待測芯片的電性測試后，通過一或門電路向所述探針臺發送EOT信號，并通過一與門電路向所述探針臺發送BIN信號。