[發明專利]一種嵌入式多微控制器核開關鏈結構及其工作方法

有效

• 申請號: 201210410754.5
• 申請日: 2012-10-24
• 公開（公告）號: CN102880511A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 景蔚亮;陳邦明
• 申請（專利權）人: 上海新儲集成電路有限公司
• 主分類號: G06F9/46
• 分類號: G06F9/46;G06F9/50
• 代理公司: 上海麥其知識產權代理事務所(普通合伙) 31257
• 代理人: 董紅曼

技術領域

本發明涉及片上芯片系統領域，尤其涉及一種嵌入式多微控制器核開關鏈結構及其工作方法。

背景技術

多內核是指在一枚處理器中集成兩個或多個完整的計算引擎(內核)。多核技術的開發僅僅提高單核芯片的速度會產生過多熱量且無法帶來相應的性能改善，先前的處理器產品就是如此。在先前產品中以那種速率工作，處理器產生的熱量很快會超過太陽表面。即便是沒有熱量問題，其性價比也令人難以接受，速度稍快的處理器價格要高很多。

如圖1所示，當一個單核提高頻率工作(提高工作速度)的情況下，當執行同樣任務的時候，功耗會大幅增加但是性能卻沒有得到很大的提高。但是如果換成雙核去執行同一個任務的時候頻率減少，功耗沒什么變化，但是性能--百萬次指令每秒(MIPS)卻有極大的提高。但當制造工藝在不斷的縮小至40nm，22nm，14nm，9nm，甚至更小的時候，器件漏電流會不斷增加，漏電功耗會大于總能量消耗的50％以上。在此基礎上，如果用到雙核或者多核的時候，能量效率(動態能量/(動態能量+漏電能量))會大大降低。這也就意味著，如果多核芯片是由電池供電的話，電池能量的有效利用率就會大大減少，即電池的大多能量被芯片的漏電能量給消耗了。

以現有技術做個比較，如表1所示，當一個單核以頻率F工作完成兩個相同任務的時候，花掉時間T，所耗動態能量Ed，且所耗漏電能量為Elek，其中假設在超深亞微米工藝下，動態功耗占總功耗的40％，漏電功耗占總功率的60％，功耗對時間的積分是能量，相應的動態能量占所耗總能量的40％，漏電能量占所耗總能量的60％，即能量效率為Ed/(Ed+Elek)＝40％。當兩個核工作完成同樣兩個任務的時候，設置核的工作頻率為(1/n)F，所以雙核都開啟完成所需任務的時間為nT/2，又因為動態功耗正比于cv²f(其中c為電容負載，v為芯片工作電壓，f是芯片工作頻率)，所以雙核工作所耗動態功耗為2*cv²(1/n)F，也就是所耗動態能量為Ed(能量為功耗乘以時間)，與單核所耗動態能量一樣，漏電能量消耗則為n*Elek，總能量消耗為Ed加上n*Elek，能量效率為Ed/(Ed+n*Elek)，假設n等于2，能量效率就為25％。也就是說，在超深亞微米工藝下，當雙核以原來頻率的1/2去處理同樣事情的時候，所耗動態能量不變，性能(MIPS)也不變，但漏電能量消耗翻倍，導致能量效率幾乎減少一半。

表1單核與雙核能量效率對比表格