[發(fā)明專利]一種數(shù)字脈沖壓縮處理的方法及設(shè)備

無效

• 申請?zhí)枺?/td>: 201210410445.8
• 申請日: 2012-10-24
• 公開（公告）號: CN103049426A
• 公開（公告）日: 2013-04-17
• 發(fā)明（設(shè)計）人: 黃丹;禹霽陽;孟紅;江金壽;孫勇;孫旭光;李廣運(yùn);薛姬榮;劉靜;李瑞英;李軍;田建輝;馮源;王建峰;楊蔚青;劇冬梅;侯德林;高亮
• 申請（專利權(quán)）人: 中國兵器科學(xué)研究院
• 主分類號: G06F17/14
• 分類號: G06F17/14;G06F17/10
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 張愷寧

技術(shù)領(lǐng)域

本發(fā)明涉及信號處理領(lǐng)域，特別涉及一種DPC(數(shù)字脈沖壓縮)處理的方法及設(shè)備。

背景技術(shù)

現(xiàn)有技術(shù)中，隨著高分辨雷達(dá)的發(fā)展，基于FPGA(現(xiàn)場可編程門陣列)的DPC處理的方法日益顯示出其價值，其中，基于FPGA的DPC處理的過程如圖1所示，針對一個Chirp(啁啾)信號，F(xiàn)FT(快速傅里葉變換)表示將該Chirp信號進(jìn)行快速傅里葉變換，并串行輸出該Chirp信號快速傅里葉變換得到的頻譜數(shù)據(jù)中的多個頻點(diǎn)數(shù)據(jù)；針對每個頻點(diǎn)數(shù)據(jù)，匹配濾波系數(shù)ROM(只讀存儲器)提供一個該頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)，將該頻點(diǎn)數(shù)據(jù)與該頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)進(jìn)行復(fù)數(shù)相乘得到頻點(diǎn)加權(quán)數(shù)據(jù)；IFFT(快速傅里葉逆變換)表示將得到的頻點(diǎn)加權(quán)數(shù)據(jù)的集合進(jìn)行快速傅里葉逆變換，得到壓縮的DPC信號。

由于針對一個Chirp信號，匹配濾波系數(shù)ROM需要存儲該Chirp信號快速傅里葉變換得到的多個頻點(diǎn)數(shù)據(jù)中的每個頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)，因而，當(dāng)針對一個Chirp信號，該Chirp信號快速傅里葉變換得到的頻點(diǎn)數(shù)據(jù)的個數(shù)較多，或者，當(dāng)存在多個Chirp信號時，需要大量的存儲空間來存儲每個頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)，從而加劇了硬件的負(fù)擔(dān)；另外，現(xiàn)有技術(shù)中的基于FPGA的DPC處理過程的靈活性比較差，比如，當(dāng)匹配濾波系數(shù)ROM存儲了第一Chirp信號對應(yīng)的頻點(diǎn)數(shù)據(jù)的匹配濾波系數(shù)，若輸入的Chirp信號從第一Chirp信號變?yōu)榈诙﨏hirp信號時，匹配濾波系數(shù)ROM無法為第二Chirp信號對應(yīng)的頻點(diǎn)數(shù)據(jù)提供匹配濾波系數(shù)。

綜上所述，現(xiàn)有的基于FPGA的DPC處理的過程中，需要大量的存儲空間來存儲每個頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)，從而加劇了硬件的負(fù)擔(dān)，另外，現(xiàn)有技術(shù)中的基于FPGA的DPC處理過程的靈活性比較差。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供的一種DPC處理的方法及設(shè)備，用以解決現(xiàn)有技術(shù)中存在的基于FPGA的DPC處理的過程靈活性比較差，以及加劇了硬件的負(fù)擔(dān)的問題。

本發(fā)明實(shí)施例提供的一種DPC處理的方法，包括：

針對串行輸出的頻譜數(shù)據(jù)中的一個頻點(diǎn)數(shù)據(jù)，產(chǎn)生該頻點(diǎn)數(shù)據(jù)對應(yīng)的角度值；

根據(jù)角度值確定旋轉(zhuǎn)矩陣參數(shù)；

根據(jù)頻點(diǎn)數(shù)據(jù)和旋轉(zhuǎn)矩陣參數(shù)確定頻點(diǎn)加權(quán)數(shù)據(jù)。

本發(fā)明提供的一種DPC處理的設(shè)備，包括角度產(chǎn)生控制器和處理器；

角度產(chǎn)生控制器，用于針對串行輸出的頻譜數(shù)據(jù)中的一個頻點(diǎn)數(shù)據(jù)，產(chǎn)生該頻點(diǎn)數(shù)據(jù)對應(yīng)的角度值；

處理器，用于根據(jù)角度值確定旋轉(zhuǎn)矩陣參數(shù)，并根據(jù)頻點(diǎn)數(shù)據(jù)和旋轉(zhuǎn)矩陣參數(shù)確定頻點(diǎn)加權(quán)數(shù)據(jù)。

在本發(fā)明實(shí)施例中，一個Chirp信號經(jīng)過快速傅里葉變換，得到包含多個頻點(diǎn)數(shù)據(jù)的頻譜數(shù)據(jù)，針對串行輸出的頻譜數(shù)據(jù)中的一個頻點(diǎn)數(shù)據(jù)，產(chǎn)生該頻點(diǎn)數(shù)據(jù)對應(yīng)的角度值，根據(jù)角度值確定旋轉(zhuǎn)矩陣參數(shù)，根據(jù)頻點(diǎn)數(shù)據(jù)和旋轉(zhuǎn)矩陣參數(shù)確定頻點(diǎn)加權(quán)數(shù)據(jù)，由于采用計算的方式，根據(jù)頻點(diǎn)數(shù)據(jù)對應(yīng)的角度值確定旋轉(zhuǎn)矩陣參數(shù)，并能夠根據(jù)頻點(diǎn)數(shù)據(jù)和旋轉(zhuǎn)矩陣參數(shù)直接得到頻點(diǎn)加權(quán)數(shù)據(jù)，而不需要采用存儲該頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)，并將該頻點(diǎn)數(shù)據(jù)與該頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)進(jìn)行復(fù)數(shù)相乘得到頻點(diǎn)加權(quán)數(shù)據(jù)的方式，從而不需要存儲空間來存儲每個頻點(diǎn)數(shù)據(jù)對應(yīng)的匹配濾波系數(shù)，進(jìn)而減小了硬件的負(fù)擔(dān)，另外，由于采用計算的方式，根據(jù)頻點(diǎn)數(shù)據(jù)對應(yīng)的角度值確定旋轉(zhuǎn)矩陣參數(shù)，當(dāng)Chirp信號改變時，Chirp信號對應(yīng)的頻點(diǎn)數(shù)據(jù)也會改變，產(chǎn)生的Chirp信號的頻點(diǎn)數(shù)據(jù)對應(yīng)的角度值也會改變，最終確定的Chirp信號的頻點(diǎn)數(shù)據(jù)對應(yīng)的頻點(diǎn)加權(quán)數(shù)據(jù)也會隨著改變，因而實(shí)現(xiàn)了針對不同的Chirp信號，能夠確定該Chirp信號的頻點(diǎn)數(shù)據(jù)對應(yīng)的頻點(diǎn)加權(quán)數(shù)據(jù)，從而提高了基于FPGA的DPC處理過程的靈活性。

附圖說明

圖1為現(xiàn)有技術(shù)中的基于FPGA的DPC處理過程的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例DPC處理的方法流程示意圖；

圖3為本發(fā)明實(shí)施例的基于FPGA的DPC處理過程的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例DPC處理的設(shè)備的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例角度產(chǎn)生控制器的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例處理器的結(jié)構(gòu)示意圖；

圖7A-7C分別為本發(fā)明實(shí)施例的三種校模因子補(bǔ)償單元結(jié)構(gòu)示意圖。

具體實(shí)施方式