[發明專利]像素驅動電路、顯示裝置及其驅動方法

有效

• 申請號: 201210407705.6
• 申請日: 2012-10-23
• 公開（公告）號: CN102930813A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 郭瑞
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/32
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

1.一種像素驅動電路，其特征在于，包括：第一晶體管、第二晶體管、第三晶體管、電容及發光器件；

所述第一晶體管的柵極連接柵極線，源極連接數據線，漏極連接所述第二晶體管的柵極、漏極及所述電容的一端；所述第三晶體管的柵極連接初始化信號線，源極連接公共接地端及所述發光器件的負極，漏極連接所述第二晶體管的源極、所述電容的另一端及所述發光器件的正極。

2.根據權利要求1所述的像素驅動電路，其特征在于，所述第一晶體管、第二晶體管和第三晶體管為N溝道薄膜晶體管。

3.一種顯示裝置，其特征在于，包括如權利要求1-2任一項所述的像素驅動電路。

4.根據權利要求3所述的顯示裝置，其特征在于，包括多個所述像素驅動電路形成的陣列排布；所述顯示裝置還包括柵極驅動單元、源極驅動及閾值補償單元、初始化單元及時序控制器；

位于第i行的所述像素驅動電路的第一晶體管柵極均連接第i條柵極線；位于第i行的所述像素驅動電路的第三晶體管柵極均連接第i條初始化信號線；位于第j列的所述像素驅動電路的第一晶體管源極均連接第j條數據線；所述i和j為正整數；

所述柵極驅動單元電連接所述柵極線；所述源極驅動及閾值補償單元電連接所述數據線；所述初始化單元電連接所述初始化信號線；所述時序控制器與所述柵極驅動單元、所述源極驅動及閾值補償單元及所述初始化單元電連接。

5.根據權利要求4所述的顯示裝置，其特征在于，所述源極驅動及閾值補償單元包括：移位寄存器、加法器、數據鎖存器、數/模轉換器及模/數轉換器；

所述移位寄存器的輸入端與所述時序控制器電連接，輸出端與所述加法器的第一輸入端電連接；所述加法器的第二輸入端與所述模/數轉換器的輸出端連接；所述加法器的輸出端與所述數據鎖存器的輸入端電連接；

所述數據鎖存器的輸出端與所述數/模轉換器的輸入端電連接；所述數/模轉換器的輸出端通過第一可控開關的控制與所述數據線電連接或斷開；所述模/數轉換器的輸入端通過第二可控開關的控制與所述數據線電連接或斷開。

6.一種像素驅動方法，其特征在于，使用權利要求1或2所述的像素驅動電路，包括：

初始化階段，所述初始化信號線為高電平，使所述第三晶體管開啟，所述柵極線為高電平，使所述第一晶體管開啟，所述數據線提供開啟電壓，以使所述第二晶體管處于飽和狀態；

閾值補償階段，所述柵極線為低電平，使所述第一晶體管截止，所述數據線電壓為零，所述初始化信號線為高電平，使所述第三晶體管開啟，以使所述電容兩端的電壓為所述第二晶體管的閾值電壓；

閾值采集階段，所述初始化信號線為低電平，使所述第三晶體管截止，所述柵極線為高電平，使所述第一晶體管開啟，以使所述數據線上的電壓等于第二晶體管的閾值電壓；

顯示階段，所述初始化信號線為低電平，使所述第三晶體管截止，所述柵極線為高電平，使所述第一晶體管打開，所述數據線提供顯示電壓，使所述第二晶體管處于飽和狀態，以使所述發光器件正常工作；

所述顯示電壓為待顯示數據電壓與所述第二晶體管的閾值電壓之和。

7.一種顯示裝置驅動方法，其特征在于，用于驅動權利要求3-5任一項所述的顯示裝置，包括：

(1)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為高電平，所述柵極驅動單元向所述第i條柵極線提供信號，使所述第i行柵極線為高電平，所述源極驅動及閾值補償單元同時向所有的數據線提供信號，使所述所有的數據線提供所述開啟電壓；

(2)所述柵極驅動單元向所述第i條柵極線提供信號，使所述第i條柵極線為低電平，所述源極驅動及閾值補償單元同時向所有的數據線提供信號，使所述所有的數據線電壓為零，所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為高電平；

(3)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為低電平，所述柵極驅動單元向所述第i條柵極線提供信號，使所述第i條柵極線為高電平，所述源極驅動及閾值補償單元同時從所述所有的數據線獲取信號；

(4)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為低電平，所述柵極驅動單元向所述第i條柵極線提供信號，使所述第i條柵極線為高電平，所述源極驅動及閾值補償單元同時向所述所有的數據線提供信號，使所述所有的數據線提供顯示電壓；

所述顯示電壓為待顯示數據電壓與所述第i行像素驅動電路的相應的第二晶體管的閾值電壓之和；

(5)使i+1，當i+1小于或等于所述像素驅動電路的總行數時，重復步驟(1)-(4)。