[發(fā)明專利]一種利用側(cè)墻工藝的SOI MOSFET體接觸形成方法

有效

• 申請?zhí)枺?/td>: 201210407235.3
• 申請日: 2012-10-23
• 公開（公告）號: CN102903757A
• 公開（公告）日: 2013-01-30
• 發(fā)明（設(shè)計(jì)）人: 王穎;包夢恬;曹菲;胡海帆
• 申請（專利權(quán)）人: 哈爾濱工程大學(xué)
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種利用側(cè)墻工藝的SOI?MOSFET體接觸結(jié)構(gòu)為：包括一個(gè)經(jīng)過刻蝕形成具有兩個(gè)不同高度水平面的臺階結(jié)構(gòu)的底層半導(dǎo)體襯底（1）；兩個(gè)在底層半導(dǎo)體襯底（1）上的左面隱埋氧化層6（A）和右面隱埋氧化層6（B）；一個(gè)位于左面隱埋氧化層6（A）和右面隱埋氧化層6（B）和底層半導(dǎo)體襯底（1）上的頂部硅膜（7）；一個(gè)在頂部硅膜（7）上生長形成的柵氧化層（8）；一個(gè)位于柵氧化層（8）上的多晶硅柵極（9）；其特征是：體接觸（11）引出端位于兩個(gè)處在不同高度的底層半導(dǎo)體襯底（1）水平面之間。

2.根據(jù)權(quán)利要求1所述的利用側(cè)墻工藝的SOI?MOSFET體接觸結(jié)構(gòu)，其特征在于，所述的導(dǎo)體襯底（1）材料為硅、鍺、Ⅲ~Ⅴ族化合物半導(dǎo)體材料、Ⅱ~Ⅵ族化合物半導(dǎo)體材料或其他化合物半導(dǎo)體材料，也能采用單晶材料。

3.根據(jù)權(quán)利要求1所述的利用側(cè)墻工藝的SOI?MOSFET體接觸結(jié)構(gòu)，其特征在于，所述的掩蔽膜（2）采用硬掩蔽材料或軟掩蔽材料，但掩蔽膜（2）所用材料不能與底層半導(dǎo)體襯底（1）材料相同。

4.根據(jù)權(quán)利要求2所述的利用側(cè)墻工藝的SOI?MOSFET體接觸結(jié)構(gòu)，其特征在于，所述的單晶材料可通過摻雜使其成為n型襯底或p型襯底。

5.一種利用側(cè)墻工藝的SOI?MOSFET體接觸結(jié)構(gòu)形成方法，其特征在于包括以下步驟：

步驟1、在半導(dǎo)體襯底（1）上淀積掩蔽膜（2），并將光刻膠涂在掩蔽膜（2）上，該半導(dǎo)體襯底（1）作為器件的底層襯底；

步驟2、對該底層半導(dǎo)體襯底（1）進(jìn)行第一次刻蝕，去除多余的掩蔽膜（2），露出部分底層半導(dǎo)體襯底（1）；

步驟3、對該底層半導(dǎo)體襯底（1）繼續(xù)刻蝕，使其形成具有不同高度的兩個(gè)水平表面，并去除余下的掩蔽膜（2）；

步驟4、在底層半導(dǎo)體襯底（1）上淀積氮化硅隔離層（4），并對氮化硅隔離層（4）進(jìn)行第二次刻蝕，形成氮化硅側(cè)墻（5）；

步驟5、在底層半導(dǎo)體襯底上生長左面隱埋氧化層6（A）和右面隱埋氧化層6（B），第三次刻蝕去除氮化硅側(cè)墻（5），露出底層半導(dǎo)體襯底（1）；

步驟6、外延生長頂部硅膜（7），在頂部硅膜（7）與底層半導(dǎo)體襯底（1）直接相連處形成體接觸（11）引出通道；

步驟7、光刻形成有源區(qū)，生長柵氧化層（8），淀積多晶硅柵（9），光刻多晶硅柵（9），源漏端注入形成源端和漏端。