[發明專利]CMOS管的形成方法

在審

• 申請號: 201210405792.1
• 申請日: 2012-10-22
• 公開（公告）號: CN103779278A
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 洪中山
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及CMOS管的形成方法。

背景技術

隨著半導體制造技術的飛速發展，互補金屬氧化物半導體（Complementary?Metal?Oxide?Semiconductor，簡稱CMOS）晶體管的柵極變得越來越細且長度變得比以往更短。為了獲得更好的電學性能，通常需要通過控制載流子遷移率來提高半導體器件性能，具體可通過控制晶體管溝道區中應力來控制載流子的遷移率。

應變記憶技術（Stress?Memorizaiton?Technique，簡稱SMT）和嵌入式鍺硅（Embedded?SiGe）技術是現有的提高晶體管載流子遷移率常采用的兩種技術。其中，嵌入式鍺硅技術是在需要形成擴散區的區域先形成應力層，然后再進行摻雜形成晶體管的源極和漏極，通過使溝道區的硅晶格排布發生改變，產生應力，從而提高溝道區中載流子的遷移率，使得晶體管的性能得到改善。

現有技術在形成CMOS晶體管時，包括以下步驟：

請參考圖1，提供半導體襯底100，所述半導體襯底100包括與NMOS區域I和與PMOS區域II，所述NMOS區域I和與PMOS區域II通過淺溝槽隔離結構102隔離，且所述NMOS區域I表面形成有第一柵極結構101，所述PMOS區域II襯底表面形成第二柵極結構103。

請參考圖2，形成覆蓋所述PMOS區域II的第一光刻膠層105。

請參考圖3，以所述第一光刻膠層105為掩膜，在NMOS區域I的半導體襯底100內形成碳化硅層107，所述碳化硅層107內摻雜有離子，用作形成NMOS管的源區和漏區。

請參考圖4，在形成碳化硅層107后，去除第一光刻膠層105（如圖3所示）；并形成覆蓋所述NMOS區域I的第二光刻膠層109。

請參考圖5，以所述第二光刻膠層109為掩膜刻蝕PMOS區域的半導體襯底100，形成溝槽（未標示）；形成位于所述溝槽內的鍺硅層111，之后再去除所述第二光刻膠層109（如圖4所示）。

現有技術的CMOS管的形成方法，雖然增加了CMOS溝道區的載流子遷移率，CMOS管的性能有所提高，但其工藝復雜，不利于節省工藝步驟。

更多關于CMOS管的形成方法，請參考公開號為“US2011/0201164A1”的美國專利。

發明內容

本發明解決的問題是提供一種CMOS管的形成方法，其工藝簡單，有效節省了工藝步驟。

為解決上述問題，本發明的實施例提供了一種CMOS管的形成方法，包括：提供半導體襯底，所述半導體襯底表面包括第一區域和與之相鄰的第二區域，且所述第一區域形成有第一柵極結構，所述第二區域形成有第二柵極結構；在所述第一柵極結構和第二柵極結構兩側的半導體襯底表面形成第一應力層；形成阻擋層，所述阻擋層覆蓋所述第二區域的第一應力層和第二柵極結構，但暴露出第一區域的第一柵極結構和第一應力層；以所述阻擋層為掩膜，去除第一區域的第一應力層，并刻蝕半導體襯底，形成溝槽；在所述溝槽內形成第二應力層。

可選地，還包括：形成覆蓋所述第一柵極結構和第二柵極結構表面的保護層。

可選地，還包括：形成第一應力層前，刻蝕部分厚度的半導體襯底形成淺開口，所述第一應力層位于所述淺開口內。

可選地，所述第一區域用于形成NMOS管，所述第一應力層的材料為硅或碳化硅，所述第二應力層的材料包含鍺硅。

可選地，還包括：覆蓋所述第二應力層表面的單晶硅層。

可選地，當所述第二應力層的材料為鍺硅時，所述第二應力層中鍺的濃度分布為：由第二應力層的上、下表面向中間逐漸升高。

可選地，所述第一應力層的形成工藝為選擇性外延沉積工藝。

可選地，所述溝槽的形狀為U形、多晶面形狀或sigma形。

可選地，所述溝槽的形狀為sigma形時，其形成步驟包括：首先在溫度為40攝氏度-60攝氏度，功率為200瓦-400瓦，偏壓為50伏-200伏的條件下，采用CF₄和HBr刻蝕所述半導體襯底10秒-20秒，形成碗狀凹槽；然后在溫度為30攝氏度-60攝氏度，時間為100秒-300秒的條件下，采用體積百分比濃度為2%~20%的四甲基氫氧化銨溶液，濕法刻蝕所述碗狀凹槽，最終形成sigma形的溝槽。