[發明專利]一種基于雙圖案的半導體器件的制造方法

有效

• 申請號: 201210399295.5
• 申請日: 2012-10-18
• 公開（公告）號: CN103779187A
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 胡華勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/3105;G03F7/16
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體制造領域，具體地，本發明涉及一種基于雙圖案的半導體器件的制造方法。

背景技術

對于高容量的半導體存儲裝置的需求日益增加，這些半導體存儲裝置的集成密度受到人們的關注，為了增加半導體存儲裝置的集成密度，現有技術中采用了許多不同的方法，例如通過減小晶片尺寸和/或改變內結構單元，而在單一晶片上形成多個存儲單元，對于通過改變單元結構增加集成密度的方法來說，已經進行嘗試溝通過改變有源區的平面布置或改變單元布局來減小單元面積。

雙圖案技術（Double-Patterning，DP）通過間距碎片（pitch?fragmentation）克服了K1限制，從而被廣泛的用于半導體器件的制備中，特別是當器件尺寸降到32nm尺寸后。目前在雙圖案技術（Double-Patterning，DP）技術中有自對準雙圖案（Self-aligned?double?patterning，SaDPT）、光刻-蝕刻-光刻-蝕刻（Litho-Etch-Litho-Etch，LELE）以及凍結涂層蝕刻（Litho-Freeze-Litho，LFL）。在器件制備過程中選用哪種技術，需要綜合考慮每種技術的靈活性、適用性以及成本的高低進行選擇。其中自對準雙圖案技術（Self-aligned?double?patterning，SaDPT）在實現最小間距的蝕刻能力超出了對該方法的期待。

現有技術中采用雙圖案制備半導體器件的方法有兩種，第一種，首先如圖1所示，提供半導體襯底101、硬掩膜層102以及抗反射層103，如圖2所示，圖案化所述抗反射層，如圖3A所示，蝕刻所述硬掩膜層102，然后沉積間隙壁材料層104，如圖4A所示，蝕刻所述間隙壁材料層104以形成間隙壁，如圖5A所示蝕刻所述襯底，以形成雙圖案，在該方法中需要采用CVD方法來沉積所述間隙壁材料層，而且在圖案化過程中需要蝕刻所述硬掩膜層，所述硬掩膜層的蝕刻條件非常苛刻，所述方法不僅不再繁瑣，而且成本很高。為了降低成本可以選用第二種方法，如圖3A所示，直接在所述襯底上形成光刻膠圖案，然后在所述光刻膠圖案上沉積間隙壁材料層，但是由于所述光刻膠的硬度不夠，不足以承受所述間隙壁材料層的壓力以及蝕刻時的壓力，故很容易使所述光刻膠上的圖案變形，得到如圖4B所述圖案，在進行雙圖案技術時所述器件嚴重變形，如圖5B所示，而且該過程也不可避免的執行CVD過程。

因此，雖然現有技術中存在雙圖案技術，但是都存在過程繁瑣、成本過高的問題，若降低成本則產品的質量又不能保證，使器件發生嚴重的形變，造成產品合格率降低，因此需要對上述方法進行改進，以消除目前存在的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明為了克服目前存在問題，提供了一種基于雙圖案的半導體器件的制造方法，所述方法包括：

提供半導體襯底以及位于所述襯底上的掩膜層；

在所述掩膜層上形成圖案化的光刻膠層，所述圖案化的光刻膠層為通過開口相互隔離的光刻膠核；

在所述圖案化的光刻膠層上形成交聯頂部表面層；

去除部分所述光刻膠層側壁，以削瘦所述光刻膠核、減小所述光刻膠核的關鍵尺寸；

旋涂內側壁材料層，覆蓋所述交聯頂部表面層；

回蝕刻所述內側壁材料層，以在所述光刻膠核上形成內側壁；

去除剩余的交聯頂部表面層和剩余的光刻膠核，以形成雙圖案化的掩膜。

作為優選，所述方法還包括：

圖案化所述掩膜層，以將所述圖案轉移至所述掩膜層。

作為優選，所述掩膜層為BARC。

作為優選，所述掩膜層為硬掩膜層。

作為優選，所述交聯頂部表面層的形成方法為：在所述光刻膠層上進行垂直的離子注入，使所述光刻膠層的頂部碳化，以形成所述交聯頂部表面層。

作為優選，所述離子為H、B、BFx、BHx、P、As、In、C或Ge。

作為優選，所述離子注入的劑量為10E16-10E13原子/cm³。

作為優選，所述離子注入能量為1KeV-500KeV。

作為優選，濕法削減去除部分所述光刻膠層。

作為優選，選用酸性溶液與部分所述光刻膠層側壁發生反應。