[發(fā)明專利]用于低復雜性指令預取系統(tǒng)的方法和設備

有效

• 申請?zhí)枺?/td>: 201210397919.X
• 申請日: 2007-12-03
• 公開（公告）號: CN102968294A
• 公開（公告）日: 2013-03-13
• 發(fā)明（設計）人: 邁克爾·威廉·莫羅;詹姆斯·諾里斯·迪芬德爾弗爾
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F12/08
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 劉國偉

分案申請的相關信息

本案是分案申請。該分案的母案是國際申請日為2007年12月3日、申請?zhí)枮?00780044777.6、發(fā)明名稱為“用于低復雜性指令預取系統(tǒng)的方法和設備”的專利申請。

技術(shù)領域

本發(fā)明大體上涉及指令高速緩沖存儲器的領域，且更具體來說，涉及在指令高速緩沖存儲器中有未命中時的指令預取。

背景技術(shù)

許多便攜式產(chǎn)品(例如，手機、膝上型計算機、個人數(shù)據(jù)助理(PDA)等)利用執(zhí)行程序(例如，通信和多媒體程序)的處理器。用于此些產(chǎn)品的處理系統(tǒng)包括用于存儲指令和數(shù)據(jù)的處理器與存儲器復合體。與處理器循環(huán)時間相比，大容量主存儲器通常具有較慢的存取時間。因此，常規(guī)上基于高速緩沖存儲器的容量和性能來按層級組織存儲器復合體，其中最高性能和最低容量的高速緩沖存儲器位于最接近于處理器處。舉例來說，1級指令高速緩沖存儲器和1級數(shù)據(jù)高速緩沖存儲器將一般直接附接到處理器。而2級統(tǒng)一高速緩沖存儲器連接到1級(L1)指令和數(shù)據(jù)高速緩沖存儲器。另外，系統(tǒng)存儲器連接到2級(L2)統(tǒng)一高速緩沖存儲器。1級指令高速緩沖存儲器通常以處理器速度來操作，且2級統(tǒng)一高速緩沖存儲器比1級高速緩沖存儲器操作得慢，但具有比系統(tǒng)存儲器的存取時間快的存取時間。替代性存儲器組織除了L1和L2高速緩沖存儲器外大量存在(例如)具有3級高速緩沖存儲器的存儲器層級。另一個存儲器組織可僅使用1級高速緩沖存儲器和系統(tǒng)存儲器。

為何可使用指令高速緩沖存儲器的存儲器層級背后的原理之一為傾向于從存儲器中的循序位置來存取指令。通過通過使高速緩沖存儲器保存最近所使用的代碼段，處理器可以較高性能水平執(zhí)行。由于程序還含有分支、調(diào)用和返回類型的指令，且支持其它非循序操作(例如，中斷)，所以可僅針對相當短的代碼段維持循序位置的原理。歸因于此些非循序操作，對指令高速緩沖存儲器的指令獲取可未命中，使得將指令取響應用于在較高存儲器容量和較慢存取時間下操作的下一較高級存儲器。未命中可使處理器中止以等待指令。為了使處理器性能保持較高，高速緩沖存儲器未命中率應為低。

指令高速緩沖存儲器通常由位于指令高速緩沖存儲器中的單個地址處的多個指令構(gòu)成。此多個指令通常被稱為高速緩沖存儲器線或簡稱為線。未命中可發(fā)生于高速緩沖存儲器線中任何地方的指令存取時。當未命中發(fā)生時，不再僅獲取所需指令，而是還可獲取高速緩沖存儲器線的剩余部分，即，從所未命中指令到高速緩沖存儲器線的末端。在一些系統(tǒng)中，將此種預取技術(shù)進一步擴展到在未命中時總是預取高速緩沖存儲器線的剩余部分和下一個高速緩沖存儲器線。此種總是預取下一個高速緩沖存儲器線的常規(guī)技術(shù)是基于下一個高速緩沖存儲器線含有不久將需要的指令的假定。對使用下一個高速緩沖存儲器線中的指令的此設想保持有效，即使是(例如)在所述線中遇到條件分支且條件致使所述分支流淪為下一個循序指令。通過一直預取下一個高速緩沖存儲器線，可減少未命中。

當然，在程序中的某點處，對指令的循序存取的位置原理失敗，且未命中確實歸因于由分支、調(diào)用和返回等引起的非循序操作而發(fā)生。舉例來說，當在高速緩沖存儲器線的末端處獲取指令，且下一個循序指令(其應駐存在下一個循序指令高速緩沖存儲器線中)不駐存在高速緩沖存儲器中時，還可發(fā)生歸因于循序存取的未命中。舉例來說，當遇到分支指令且所述分支使程序地址改變?yōu)樾碌奈恢们倚挛恢锰幍闹噶畈获v存在高速緩沖存儲器中時，可發(fā)生歸因于非循序存取的未命中。一直預取下一個高速緩沖存儲器線的常規(guī)技術(shù)獲取可能會不使用的指令且因此引起存儲器存取帶寬的不必要損失、增加的功率使用和較低處理器性能。

發(fā)明內(nèi)容

本發(fā)明認識到，當未命中發(fā)生時，需要減少未命中率、存儲器存取帶寬和功率使用的預取技術(shù)。本發(fā)明的一個實施例提供一種用于指令預取的方法。當未命中發(fā)生時，接收在指令高速緩沖存儲器中未命中獲取地址的通知。確定引起未命中的獲取地址屬性，且基于所述屬性，預取指令線。

本發(fā)明的另一個實施例針對指令高速緩沖存儲器和預取系統(tǒng)。指令高速緩沖存儲器經(jīng)配置以產(chǎn)生未命中獲取地址的通知。預取決策邏輯經(jīng)配置以確定引起未命中的獲取地址屬性，且預取邏輯經(jīng)配置以基于所述屬性來預取指令線。

本發(fā)明的另一個實施例針對一種存儲器系統(tǒng)。所述存儲器系統(tǒng)使用經(jīng)配置以產(chǎn)生未命中獲取地址的通知的指令高速緩沖存儲器。預取決策邏輯經(jīng)配置以確定引起未命中的獲取地址屬性且基于未命中的獲取地址和所述屬性來產(chǎn)生未命中信息。系統(tǒng)存儲器層級經(jīng)配置以用與所未命中獲取地址相關聯(lián)的指令來響應于所述未命中信息。