[發(fā)明專利]移動(dòng)業(yè)界處理器介面的實(shí)體層接收器

有效

• 申請(qǐng)?zhí)枺?/td>: 201210396349.2
• 申請(qǐng)日: 2012-10-18
• 公開（公告）號(hào): CN103780270A
• 公開（公告）日: 2014-05-07
• 發(fā)明（設(shè)計(jì)）人: 余儒育;張凱斐
• 申請(qǐng)（專利權(quán)）人: 晨星軟件研發(fā)（深圳）有限公司;晨星半導(dǎo)體股份有限公司
• 主分類號(hào): H04B1/06
• 分類號(hào): H04B1/06
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳亮

技術(shù)領(lǐng)域

本發(fā)明與數(shù)據(jù)傳輸技術(shù)相關(guān)，尤其與移動(dòng)業(yè)界處理器介面(mobile?industry?processor?interface,MIPI)的實(shí)體層(D-PHY)中的接收器相關(guān)。

背景技術(shù)

移動(dòng)業(yè)界處理器介面(MIPI)是一種近幾年來發(fā)展日益蓬勃的通信軟件/硬件介面標(biāo)準(zhǔn)，主要應(yīng)用在移動(dòng)電子裝置、數(shù)位相機(jī)、顯示器、平板電腦和筆記型電腦等產(chǎn)品中。MIPI協(xié)定中通稱為D-PHY的實(shí)體層序列介面提供了電子裝置中各元件之間進(jìn)行溝通所需的高速序列介面方案。D-PHY方案可以低耗功的方式擴(kuò)展傳輸介面的頻寬。

針對(duì)數(shù)據(jù)傳輸，MIPI?D-PHY標(biāo)準(zhǔn)定義有高速(HS)狀態(tài)和低功率(LP)兩種狀態(tài)。實(shí)務(wù)上，MIPI?D-PHY接收端的高速數(shù)據(jù)接收電路和低功率數(shù)據(jù)接收電路是共用同一組差動(dòng)傳輸線自MIPI傳送端接收訊息。圖1為該組差動(dòng)傳輸線中的信號(hào)由低功率狀態(tài)轉(zhuǎn)換至高速狀態(tài)的時(shí)序圖；DP代表差動(dòng)傳輸線中的正端，DN代表差動(dòng)傳輸線中的負(fù)端。在低功率狀態(tài)中(例如時(shí)段T0)，DP信號(hào)和DN信號(hào)皆具有高電平(1.2伏特)。當(dāng)MIPI傳送端欲離開低功率狀態(tài)、進(jìn)入高速狀態(tài)開始傳送數(shù)據(jù)至接收端前，會(huì)有一段時(shí)間(T1)首先將DP信號(hào)調(diào)降至低電平，隨后再有一段時(shí)間(T2)將DN信號(hào)也調(diào)降至低電平。在時(shí)段T3中，傳送端必須透過該組差動(dòng)傳輸線送出高速狀態(tài)的差動(dòng)信號(hào)0，也就是令DN信號(hào)高于DP信號(hào)200毫伏。在時(shí)段T4中，傳送端送出供接收端參考的同步信號(hào)。時(shí)段T4結(jié)束后，傳送端便開始傳遞真正的數(shù)據(jù)內(nèi)容。

依照MIPI?D-PHY的規(guī)定，接收端在時(shí)段T2就必須進(jìn)入高速接收模式，也就是令其高速數(shù)據(jù)接收電路開始運(yùn)作。由于對(duì)高速數(shù)據(jù)接收電路來說，時(shí)段T2之內(nèi)的等電位DP/DN信號(hào)是無法辨認(rèn)的無效信號(hào)，MIPI標(biāo)準(zhǔn)亦規(guī)定，接收端必須自行忽略、屏蔽在時(shí)段T2內(nèi)收到的數(shù)據(jù)。時(shí)段T3可被視為這段屏蔽期間的緩沖區(qū)；更明確地說，接收端至少要將整個(gè)時(shí)段T2中的接收數(shù)據(jù)屏蔽，屏蔽范圍可涵蓋部分或全部的時(shí)段T3，但至長不可包含時(shí)段T4中的同步信號(hào)。

前述屏蔽期間的長度之下限為85ns+6*UI，上限則是145ns+10*UI，其中的ns代表毫微秒，UI代表高速狀態(tài)采用的時(shí)脈信號(hào)的周期。于實(shí)際應(yīng)用中，該時(shí)脈信號(hào)的頻率會(huì)隨著不同的設(shè)定而改變，UI的范圍在1毫微秒到12.5毫微秒之間。若欲正確決定屏蔽期間的長度，MIPI接收端就必須得知UI的數(shù)值大小。現(xiàn)行做法大多是利用軟件在傳送端和接收端間進(jìn)行信號(hào)交換(hand?shaking)來傳遞UI資訊。這種方式的缺點(diǎn)在于須耗用相當(dāng)程度的軟件資源，并且無法應(yīng)付不符合MIPI?D-PHY規(guī)范的意外狀況(例如傳送端采用的UI長度超過12.5毫微秒)。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明提出一種新的MIPI?D-PHY接收器，利用DP/DN信號(hào)本身在狀態(tài)轉(zhuǎn)換間的電壓特性來判定應(yīng)于何時(shí)開始、結(jié)束屏蔽期間，不需要檢測(cè)或向傳送端詢問時(shí)脈信號(hào)的周期，因此可省去以軟件進(jìn)行信號(hào)交換的麻煩，亦可應(yīng)付傳送端采用的信號(hào)頻率不符合MIPI?D-PHY規(guī)范的意外狀況。

根據(jù)本發(fā)明的一具體實(shí)施例為一種接收器，其中包含控制模塊、數(shù)據(jù)接收電路和屏蔽電路。控制模塊用以根據(jù)一傳送器提供的一組差動(dòng)信號(hào)產(chǎn)生一致能信號(hào)。受該致能信號(hào)驅(qū)動(dòng)后，數(shù)據(jù)接收電路開始根據(jù)該組差動(dòng)信號(hào)產(chǎn)生一輸出信號(hào)。受該致能信號(hào)驅(qū)動(dòng)后，屏蔽電路開始屏蔽該輸出信號(hào)。控制模塊于該致能信號(hào)產(chǎn)生后開始提供一偏壓至該組差動(dòng)信號(hào)，使該輸出信號(hào)具有一第一狀態(tài)。傳送器將調(diào)整該組差動(dòng)信號(hào)使該輸出信號(hào)自該第一狀態(tài)進(jìn)入一第二狀態(tài)。檢測(cè)到該輸出信號(hào)進(jìn)入該第二狀態(tài)后，控制模塊停止提供該偏壓并產(chǎn)生一禁能信號(hào)，令屏蔽電路停止屏蔽該輸出信號(hào)。

關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以藉由以下發(fā)明詳述及附圖得到進(jìn)一步的了解。

附圖說明

圖1為MIPI差動(dòng)信號(hào)由低功率狀態(tài)轉(zhuǎn)換至高速狀態(tài)的時(shí)序圖。

圖2為根據(jù)本發(fā)明的一具體實(shí)施例中的接收器方塊圖。

圖3為根據(jù)本發(fā)明的另一具體實(shí)施例中的接收器方塊圖。

主要元件符號(hào)說明

DP：差動(dòng)信號(hào)正端????????????DN：差動(dòng)信號(hào)負(fù)端

200：MIPI接收器?????????????21：低速數(shù)據(jù)接收電路

22：高速數(shù)據(jù)接收電路????????23：屏蔽電路

24：偏壓電路????????????????25：高速數(shù)據(jù)檢測(cè)電路

26：控制模塊

具體實(shí)施方式