[發明專利]CMOS制造方法

在審

• 申請號: 201210395581.4
• 申請日: 2012-10-17
• 公開（公告）號: CN103779276A
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 殷華湘;閆江;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種CMOS制造方法，包括：

在襯底上NMOS區域和PMOS區域形成柵極堆疊結構；

在柵極堆疊結構周圍形成柵極側墻；

選擇性刻蝕PMOS區域襯底，在柵極側墻兩側形成源漏溝槽；

在源漏溝槽中形成第一源漏抬升區；

在襯底上NMOS區域和PMOS區域形成蓋層。

2.如權利要求1的方法，其中，柵極堆疊結構是假柵極堆疊結構，包括墊氧化層和假柵極材料層，假柵極材料層包括多晶硅、非晶硅、微晶硅、非晶鍺及其組合。

3.如權利要求1的方法，其中，選擇性外延生長以形成第一源漏抬升區和/或蓋層。

4.如權利要求1的方法，其中，選擇性刻蝕PMOS區域襯底的步驟進一步包括：

在整個器件上形成保護層；

選擇性刻蝕保護層，暴露PMOS區域的襯底；

刻蝕PMOS區域暴露的襯底，形成源漏溝槽。

5.如權利要求1的方法，其中，源漏溝槽的剖面形態包括矩形、梯形、倒梯形、∑形、D形、C形及其組合。

6.如權利要求1的方法，其中，蓋層也作為NMOS區域的第二源漏抬升區。

7.如權利要求1的方法，其中，蓋層包括Si、Si:C。

8.如權利要求1的方法，其中，第一源漏抬升區包括SiGe、SiGe:C。

9.如權利要求4的方法，其中，保護層包括氮化硅、氧化硅及其組合。

10.如權利要求4的方法，其中，形成第一源漏抬升區之后還包括去除保護層。