[發明專利]功率合成型功率放大器及其應用

有效

• 申請號: 201210392867.7
• 申請日: 2012-10-16
• 公開（公告）號: CN102882479A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 池保勇;賈海昆;王志華
• 申請（專利權）人: 清華大學
• 主分類號: H03F3/20
• 分類號: H03F3/20
• 代理公司: 北京眾合誠成知識產權代理有限公司 11246
• 代理人: 薄觀玖

技術領域

本發明屬于射頻電路領域的功率合成器及其在功率放大器上的一種應用。

背景技術

隨著CMOS集成電路工藝的進步，晶體管的柵氧厚度隨著特征尺寸進一步下降，電源電壓也進一步下降，例如對于65nm的工藝，電源電壓一般為1V。在這樣的電源電壓下，功率放大器成為了CMOS集成電路設計的一個難點，受限于晶體管低的擊穿電壓以及高的襯底損耗，采用一般的設計方法較難得到高的輸出功率。

為了提高所能夠達到的輸出功率，功率合成技術被引入到CMOS功率放大器的設計。功率合成技術通過將多路子功率放大器的輸出功率通過功率合成器相加在一起，從而在不增大每個晶體管擊穿風險的情況下得到較大的總輸出功率。功率合成器為其中的一個關鍵模塊，其損耗決定了采用此技術所能夠得到的受益。在現有的研究中，主要存在基于變壓器以及基于WILKINSON功率合成器的兩種功率合成方法。在理論上，WILKINSON可以實現無損的功率合成。在匹配負載的情況下，WILKINSON功率合成器的輸入端口之間相互隔離，這樣一路子功率放大器的不匹配不會影響其他路子功率放大器。因此基于WILKINSON功率合成器的方法相比于基于變壓器的方法具有端口阻抗匹配以及易于設計等優點。但是由于在傳統的WILKINSON功率合成器中，需要用到兩條1/4波長的傳輸線，在集成電路設計中，這樣的兩條傳輸線一方面會消耗大量的芯片面積，另一方面長傳輸線帶來的損耗也會降低功率合成器的合成效率。

本發明的目的在于提出了一種增強型WILKINSON功率合成器及其在功率放大器電路上的一種應用，在該功率合成方法中，傳統WILKINSON功率合成器的兩條1/4波長傳輸線可以大大縮短，同時通過在該結構中引入電容保持了WILKINSON功率合成器端口匹配以及隔離的特性，這樣可以大大的減小所消耗的芯片面積。因為傳輸線長度減小，其引入的損耗也減小，因此合成效率得到提高。

發明內容

本發明的目的在于提出了一種增強型WILKINSON功率合成器及其在功率放大器電路上的一種應用。

所述增強型WILKINSON功率合成器，其特征在于，依次由功率合成部分和阻抗轉換部分串聯而成，其中：

功率合成部分，含有：電阻R1，電容C1，第一傳輸線TL1以及第二傳輸線TL2，所述電阻R1和電容C1相并聯后連接到所述功率合成器的兩個輸入端P1和P2，所述第一傳輸線TL1和第二傳輸線TL2的一端分別連接到功率合成器的兩個輸入端P1和P2，所述第一傳輸線TL1和第二傳輸線TL2的另一端連接在一起，記為節點X，節點X連接到阻抗轉換部分的第三傳輸線TL3的一端，所述第一傳輸線TL1和第二傳輸線TL2的特征阻抗均等于輸入信號源的內阻Z₀，所述電阻R1的阻值為2Z₀，

阻抗轉換部分，由第三傳輸線TL3和電容C2構成，所述第三傳輸線TL3一端接在第一傳輸線TL1和第二傳輸線TL2相連的節點X上，另一端接在所述功率合成器的輸出端口P3上，所述電容C2一端接地，另一端接在所述功率合成器的輸出端口P3上，所述第三傳輸線TL3的特征阻抗等于輸入信號源的內阻Z₀。

根據所述增強型WILKINSON功率合成器而提出的一種功率合成型功率放大器，其特征在于，由驅動放大器模塊、兩路功率可配置子功率放大器模塊以及所述增強型WILKINSON功率合成器模塊一次串聯而成。

所述的一種功率合成型功率放大器，其特征在于，所述的功率可配置子功率放大器模塊含有：輸入匹配網絡、NMOS晶體管M1、中間級匹配網絡、NMOS晶體管M2和NMOS晶體管M3以及輸出匹配網絡，其中：

輸入匹配網絡，由電容C3，三段傳輸線TL4、TL5和TL6，電阻R2以及電容C4組成，其中：所述電容C3、傳輸線TL4、傳輸線TL5依次串接后接到NMOS晶體管M1的柵極，所述電容C3的一端接所述驅動放大器輸出端，所述傳輸線TL4和傳輸線TL5的連接點依次串接傳輸線TL6和電容C4后接地，所述傳輸線TL3和電容C4的連接點經電阻R2后接偏置電壓VB端，

NMOS晶體管M1，源級接地，