[發(fā)明專利]可擴(kuò)展的片上網(wǎng)絡(luò)

有效

• 申請?zhí)枺?/td>: 201210392549.0
• 申請日: 2012-08-23
• 公開（公告）號: CN103020009A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計）人: M·哈蘭德
• 申請（專利權(quán)）人: 卡雷公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F13/40
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 呂曉章

技術(shù)領(lǐng)域

本發(fā)明涉及一種集成處理器陣列，其中處理器通過片上網(wǎng)絡(luò)(NoCs)進(jìn)行互連。本發(fā)明更特別地涉及一種處理器陣列結(jié)構(gòu)，其具有開發(fā)工具可以在程序設(shè)計員的最小的幫助下適應(yīng)陣列的處理器的數(shù)量的這種規(guī)律。

背景技術(shù)

圖1示意地示出一種在折疊環(huán)面拓?fù)涞钠暇W(wǎng)絡(luò)中包括排列成4×4的計算節(jié)點(diǎn)N的處理器陣列PA，如在美國專利申請第20110058569號中描述的。在陣列拓?fù)渲校總€節(jié)點(diǎn)都通過點(diǎn)對點(diǎn)的雙向鏈接連接到在同一行中的兩個其它的節(jié)點(diǎn)和在同一列中的兩個其它的節(jié)點(diǎn)。在環(huán)面拓?fù)渲?，陣列的?jié)點(diǎn)在每一行和每一列中還以環(huán)形方式進(jìn)行連接，以至于包括位于陣列邊緣的節(jié)點(diǎn)的所有節(jié)點(diǎn)就它們的互連而言都具有相同的物理結(jié)構(gòu)。在圖1中描述的折疊拓?fù)渲校總€節(jié)點(diǎn)(除非其置于陣列的邊緣)都連接到行和列中相同距離的兩個其它的節(jié)點(diǎn)，因此節(jié)點(diǎn)間的鏈接基本上具有相同的長度。

每個節(jié)點(diǎn)N包括五路路由器，其管理與行和列中與下一節(jié)點(diǎn)的四個鏈接，其稱作北、南、東、西鏈接，以及與處理單元的鏈接，例如通過共享總線互連的一群處理器。

處理器陣列PA被制作為單獨(dú)的集成電路。為了與外界通信，其包括插入到陣列邊緣處的片上網(wǎng)絡(luò)中的輸入/輸出IO單元。正如所示，這種IO單元可以被設(shè)置在每行或每列的兩個末端處。更特別地，每個單元都插入到連接同一行或同一列的兩個極端節(jié)點(diǎn)N的鏈接中。

每個IO單元都具有管理兩個與節(jié)點(diǎn)N的鏈接和一個與輸入/輸出接口的鏈接的三路路由器。輸入/輸出接口允許通過集成電路的金屬墊與電路外部進(jìn)行通信，旨在放入與印刷電路板或其它基板的傳導(dǎo)軌道的接觸。

為了使對這樣的處理器陣列的編程更容易，所有的計算節(jié)點(diǎn)N都具有相似的特性，允許開發(fā)工具在任何節(jié)點(diǎn)上以自動模式映射任務(wù)(map?tasks)。為了達(dá)到這一目的，IO單元被設(shè)計為對片上網(wǎng)絡(luò)的內(nèi)部通信是透明的。美國專利申請第20110058569號也描述了一種對于內(nèi)部通信而言通過IO單元的路由器減少等待時間的解決方案。

為了在銷售集成電路中標(biāo)準(zhǔn)化的目的，將在相對窄的范圍內(nèi)提供處理器陣列的尺寸。因此，由該范圍內(nèi)的最大陣列提供的計算能力對于更苛刻的應(yīng)用來說可能是不夠的。

發(fā)明內(nèi)容

因此有必要提供比在范圍內(nèi)最大處理器陣列更多的可用的計算能力。一個必然的需要是在不改變已有的用于處理器陣列的開發(fā)工具的情況下增加計算能力。

這些需要通過集成電路解決，該集成電路包括：排列成陣列的計算節(jié)點(diǎn)；使得計算節(jié)點(diǎn)互連的環(huán)面拓?fù)淦暇W(wǎng)絡(luò)；以及在陣列的每一行或列的每一末端上插入到兩個計算節(jié)點(diǎn)之間的網(wǎng)絡(luò)鏈接的網(wǎng)絡(luò)擴(kuò)展單元。擴(kuò)展單元具有建立兩個相應(yīng)計算節(jié)點(diǎn)之間的網(wǎng)絡(luò)鏈接連續(xù)性的普通模式，以及將網(wǎng)絡(luò)鏈接分成可從集成電路外部訪問的兩個獨(dú)立片段的擴(kuò)展模式。

根據(jù)實(shí)施例，網(wǎng)絡(luò)鏈接包括并行總線，擴(kuò)展單元包括用于片段的并行/串行轉(zhuǎn)換器，該并行/串行轉(zhuǎn)換器形成流出串行信道，用于在片段上并行存在的電路數(shù)據(jù)的第一外部端子上串行傳送；和串行/并行轉(zhuǎn)換器，該串行/并行轉(zhuǎn)換器形成流入串行信道，用于在集成電路的第二外部端子上在片段數(shù)據(jù)串行到達(dá)后并行傳送。

根據(jù)實(shí)施例，集成電路包括位于行或列末端處的計算節(jié)點(diǎn)之間的鏈接中的輸入/輸出接口，并被配置為通過輸入/輸出端子與集成電路外部進(jìn)行通信，其中擴(kuò)展單元被配置為在擴(kuò)展模式中，將所述輸入/輸出端子連接到所述片段。

根據(jù)實(shí)施例，集成電路包括陣列同一邊緣的擴(kuò)展單元共有的負(fù)載均衡器，其被配置為在流出傳送進(jìn)行中的片段之間分配可用的流出串行信道。

根據(jù)實(shí)施例，負(fù)載均衡器被配置為在每個流出串行傳送的首標(biāo)中插入來源片段的標(biāo)識。

根據(jù)實(shí)施例，負(fù)載均衡器被配置成解析每個流入串行傳送的首標(biāo)，并將相應(yīng)的串行信道切換成首標(biāo)中識別的片段。

根據(jù)實(shí)施例，串行信道在分組中傳送數(shù)據(jù)，并且包括用于存儲分組等待傳送的分組的隊列，負(fù)載均衡器被配置為路由分組給具有最不滿的隊列的串行信道分組。

附圖說明

下面通過描述本發(fā)明的特定實(shí)施例，本發(fā)明其它的優(yōu)點(diǎn)和特征將更加明顯，這些特定實(shí)施例僅為了示范目的并展示在附圖中。

圖1是先前已描述的表示通過折疊環(huán)面拓?fù)涞钠暇W(wǎng)絡(luò)互連的處理器陣列。

圖2圖示了由多個處理器陣列形成的巨型陣列(macro-array)。

圖3圖示了巨型陣列的兩個相鄰陣列之間的理想互連，在保留拓?fù)涞耐瑫r能夠擴(kuò)展網(wǎng)絡(luò)。

圖4示出了網(wǎng)絡(luò)擴(kuò)展單元的一個實(shí)施例。

圖5示出了網(wǎng)絡(luò)擴(kuò)展單元的另一個實(shí)施例。