[發明專利]晶體管的結構及其制作方法

有效

• 申請號: 201210390802.9
• 申請日: 2012-10-15
• 公開（公告）號: CN103730365B
• 公開（公告）日: 2018-01-23
• 發明（設計）人: 劉志建;吳姿錦;林鈺書;陳哲明;鄧文儀
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 陳小雯

技術領域

本發明涉及一種晶體管結構，特別是涉及一種具有應變硅(strained silicon)的晶體管結構。

背景技術

隨著半導體產業的發展，半導體元件的切換速度(switching speed)及其操作電壓的表現均具有顯著的進展。因此，業界對于金氧半場效晶體管元件(Metal-Oxide-Semiconductor Field Effect Transistor,MOS FET)、雙載流子晶體管及其他晶體管元件的效能要求也日益嚴苛。對于目前的MOS晶體管而言，提升載流子遷移率以增加MOS晶體管的速度已成為目前半導體技術領域中的主要課題。

一般而言，MOS晶體管設置于一半導體基底之上，其至少具有一設置于半導體基底表面上的柵極結構、一源極區域以及一漏極區域，分別位于柵極結構的兩側、一通道區域，設置于柵極結構下方的半導體基底內。通過施加特定的電壓于柵極結構時所產生的電容效應，通道區域的電阻值便可以被降低，而使得載流子得以在源極區域以及漏極區域間流通。理論上，由于通道區域的晶格排列會影響在其間流通的載流子速率，因此現行的制作工藝通常會另行在半導體基底上形成一層具有應力的應力層，覆蓋住柵極結構、源極區域及漏極區域。通過包覆的特性，應力層固有的應力可以被轉移或施加至柵極結構下方的通道區域，以便增加晶體管的運作速度。舉例來說，對于一N型MOS晶體管而言，應力層可以是具有一伸張應力的應力層，此伸張應力可以拉大通道區域的半導體基底的晶格排列間隙，進而提升N型MOS晶體管的載流子速率。

隨著對MOS晶體管速度的要求不斷提升，上述形成應力層的制作工藝步驟已經面臨到其極限。對于N型MOS晶體管來說，為了進一步增加施加于通道區域的伸張應力，現行技術通過調整沉積制作工藝參數，以增加伸張應力層的伸張應力。然而，由于伸張應力層的伸張應力具有一最大極限值，例如1.52億帕(Giga pascals,Gpa)，若應力值大于此極限值時，伸張應力層就會產生斷裂，造成晶體管元件良率的降低。

因此，有必要提供一晶體管結構和其制作工藝方法，在不致使應力層發生斷裂的前提下，使得應力層的應力更有效地被轉移至通道區域。

發明內容

本發明的一目的在于提供一晶體管結構和其制作工藝方法，以解決上述的缺失。

為達上述目的，根據本發明的一較佳實施例，本發明提供一種晶體管的制作方法。首先，提供一半導體基底，其上定義有一第一晶體管區域。于第一晶體管區域內形成至少一晶體管，并施行一低溫沉積制作工藝，形成一第一伸張應力層于第一晶體管區域內的晶體管上，其中低溫沉積制作工藝的溫度不大于攝氏300度。接著施行一高溫退火制作工藝，其中高溫退火制作工藝的溫度高于低溫沉積制作工藝的溫度至少攝氏150度。最后于第一伸張應力層上形成一第二伸張應力層，其中第一伸張應力層的伸張應力值低于第二伸張應力層的伸張應力值。

根據本發明的另一較佳實施例，本發明提供一種晶體管的制作方法，其步驟包含提供一半導體基底，其上設置有至少一柵極結構。于柵極結構兩側的半導體基底內分別形成一源極區域以及一漏極區域，以及分別形成一第一伸張應力層及一第二伸張應力層，且形成第一伸張應力層的至少一參數不同于形成第二伸張應力層的參數，其中第一伸張應力層具有一厚度最薄的交界部，且第二伸張應力層的應力會集中在交界部。

根據本發明的又一較佳實施例，本發明提供一種晶體管結構。此晶體管包含一半導體基底，其上定義有一第一晶體管區域。至少一柵極結構，設置于第一晶體管區域內。一第一應力層，其包含一包覆柵極結構的弧狀部、至少一位于柵極結構側邊的半導體基底上的延伸部，以及一位于弧狀部和延伸部間的交界部。其中第一伸張應力層的厚度由弧狀部及延伸部往交界部逐漸變薄。一第二伸張應力層，設置于第一伸張應力層之上，以及一源極區域以及一漏極區域，分別位于柵極結構兩側的半導體基底內。

附圖說明

圖1至圖5繪示的是本發明的第一較佳實施例制作金氧半場效晶體管的方法示意圖；

圖6繪示的是本發明的第二較佳實施例的金氧半場效晶體管的剖面結構示意圖；

圖7是本發明的另一較佳實施例的金氧半場效晶體管的剖面結構示意圖；

圖8至圖11繪示的是本發明不同較佳實施例的制作金氧半場效晶體管的方法示意圖。

主要元件符號說明

10 弧狀部12延伸部

14 交界部101 第一晶體管區域

102第二晶體管區域112 柵極