[發明專利]芯片管腳連接關系檢測方法及系統

有效

• 申請號: 201210387087.3
• 申請日: 2012-10-12
• 公開（公告）號: CN103728552A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 蔡文斌;劉俁;劉虹越;王術;王旭光
• 申請（專利權）人: 蘇州捷泰科信息技術有限公司
• 主分類號: G01R31/317
• 分類號: G01R31/317
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 陳振

技術領域

本發明涉及檢測方法領域，特別是涉及一種芯片管腳連接關系檢測方法及系統。

背景技術

為確保計算機系統的正常運行，當集成電路芯片制造完成后，就必須要對芯片物理管腳和信號連接關系是否和設計的芯片原理圖一致進行檢測。在現有技術中，對芯片物理管腳和信號連接關系是否和設計的芯片原理圖一致性的檢測需要人為進行，由于芯片管腳數量非常巨大，在檢測過程中，對于芯片管腳的連接屬性及管腳約束等大量的信息，需要耗費大量的時間，而且還不能保證檢測的正確性。當芯片的原理圖進行修改后，需要重新進行芯片管腳正確性的檢測，而修改可能會頻繁出現，特別是對基于現場可編程門陣列（Field-Programmable?Gate?Array，縮寫為FPGA）的應用設計，人工重復工作中更容易引入操作失誤。

發明內容

基于此，有必要針對當集成電路芯片制造完成后，對芯片物理管腳和信號連接關系是否和設計的芯片原理圖一致人為進行檢測工作量大的問題，提供一種芯片管腳連接關系檢測方法和系統。

一種芯片管腳連接關系檢測方法，包括以下步驟：

步驟A、獲取芯片原理圖文件和管腳約束文件；

步驟B、構造匹配關系表；

步驟C、根據所述芯片原理圖和管腳約束文件中所示的芯片管腳連接關系，編輯同時包含了所述芯片原理圖中所示的芯片管腳信息和管腳約束文件所示的芯片管腳信息的合并文件；

步驟D、根據所述合并文件中所示的芯片管腳匹配關系，檢測實際芯片管腳匹配情況，并把匹配結果輸出到目標文件。

根據權利要求1所述的芯片管腳連接關系檢測方法，其特征在于，在所述步驟B中，所述的構造匹配關系表包括以下步驟：

根據Nand?Flash名稱表、Nand?Flash管腳編號和內部管腳名對應關系表、內部管腳名和第三方管腳名對應關系表構造檢測數組。

在其中一個實施例中，在所述步驟C中，所述的編輯芯片管腳是否匹配的合并文件，包括以下步驟：

步驟C1、順序讀取管腳約束文件的一行；

步驟C2、判斷所讀取的數據是否為文件結束符，若是，則執行步驟C7；若否，則順序執行步驟C3；

步驟C3、判斷所讀取的數據是否為有用數據，若是，則執行步驟C4；若否，則返回執行步驟C1；

步驟C4、記錄所述有用數據；

步驟C5、判斷所記錄的有用數據與原理圖文件中的相對應的有用數據是否匹配，若是，則執行步驟C6；若否，則返回執行步驟C1；

步驟C6、記錄匹配行中相應的有用數據，返回執行步驟C1；

步驟C7、輸出記錄所述有用數據的合并文件。

在其中一個實施例中，在所述步驟C6中，在所述記錄匹配行中相應的有用數據之前，還包括如下步驟：

去除所述有用數據的首尾空格。

在其中一個實施例中，所述有用數據，即用于限定管腳連接關系的數據。

在其中一個實施例中，在所述步驟D中，所述檢測實際芯片管腳匹配具體包括如下步驟：

D1、順序讀取合并文件中的一行；

D2、判斷所讀取的數據是否為文件結束符，若是，則執行步驟D3，若否，則執行步驟D4；

D3、判斷已經成功匹配的數據數目是否滿足所述匹配關系表中的匹配關系條數，若是，則執行步驟D11，若否，則執行步驟D12；

D4、判斷所述芯片管腳輸出的信號及其信號名是否符合要求，若是，則執行步驟D5；若否，則返回執行步驟D1；

D5、判斷所述芯片管腳順序是否滿足相應規則，若是則執行步驟D6，若否，則執行步驟D7；

D6、在所讀取的行后標識對應的管腳名，執行步驟D8；

D7、在行后標識匹配失敗標記，并返回執行步驟D1；

D8、判斷所述檢測原理圖和管腳約束文件中的信號名是否滿足所述匹配關系，若是，則執行步驟D9；若否，則執行步驟D10；

D9、則在行后標識匹配成功標記，并把匹配成功的數據的數目參數加1，并返回執行步驟D1；

D10、則在行后標識匹配失敗標記，并返回執行步驟D1；

D11、輸出匹配成功數據；

D12、輸出匹配失敗數據及不匹配的數據數目。

為實現本發明目的，還提供了一種芯片管腳連接關系檢測系統，其特征在于，包括獲取模塊、合并模塊和分析模塊，其中：

所述獲取模塊，用于獲取芯片原理圖文件和管腳約束文件；