[發明專利]半導體器件

有效

• 申請號: 201210382395.7
• 申請日: 2009-06-05
• 公開（公告）號: CN103022002A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 中柴康隆
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 韓峰;孫志湧

1.一種半導體器件，包括：

SOI襯底，其具有第一區域和第二區域；

形成在所述SOI襯底上的多層布線層，該多層布線層具有依次交替地堆疊的絕緣層和布線層；

形成在所述SOI襯底的上方的第一電感器；以及

形成在所述SOI襯底的上方的并且位于所述第一電感器之上的第二電感器，

其中，在所述第一電感器和所述第二電感器之間未形成有電感器。

2.根據權利要求1所述的半導體器件，還包括：

埋入絕緣層，該埋入絕緣層使所述第一區域和所述第二區域彼此絕緣，

其中，所述第一區域和所述第二區域彼此具有不同的參考電勢。

3.根據權利要求2所述的半導體器件，還包括：

形成在所述第一區域中的第一電路，該第一電路連接到所述第一電感器和所述第二電感器之中的一個電感器。

4.根據權利要求3所述的半導體器件，還包括：

其中，所述第一電路連接到所述第一電感器。

5.根據權利要求3所述的半導體器件，還包括：

形成在所述第二區域中的第二電路，該第二電路連接到所述第一電感器和所述第二電感器之中的另一個電感器，

其中，所述第一電路和所述第二電路彼此具有不同的參考電勢。

6.根據權利要求5所述的半導體器件，其中，

所述第一電路具有第一晶體管，并且所述第二電路具有第二晶體管。

7.根據權利要求6所述的半導體器件，其中，

所述第一晶體管和所述第二晶體管彼此具有不同的參考電勢。

8.根據權利要求5所述的半導體器件，

其中，所述SOI襯底還具有設置在所述第一區域和所述第二區域之間的第三區域，

其中，所述第一電感器和所述第二電感器形成在所述第三區域中，

其中，所述第一電感器連接到所述第一電路，并且

其中，所述埋入絕緣層使所述第三區域絕緣于所述第一區域和所述第二區域。

9.一種半導體器件，包括：

襯底；

形成在所述襯底的上方的第一絕緣層；

形成在所述第一絕緣層的上方的第一布線層；

形成在所述第一布線層中的第一電感器；

形成在所述第一布線層中的第一布線；

形成在所述第一布線層的上方的第二絕緣層；

形成在所述第二絕緣層的上方的第二布線層；

形成在所述第二布線層中的第二布線；以及

形成在所述第二布線層之上的第二電感器，并且該第二電感器與所述第一電感器重疊，

其中，所述第一電感器和所述第二電感器具有螺旋布線圖案，

其中，在所述第一電感器和所述第二電感器之間未設置有電感器。

10.根據權利要求9所述的半導體器件，還包括：

形成在所述第二布線層的上方的第三布線層，

其中，所述第二電感器形成在所述第三布線層中。

11.根據權利要求9所述的半導體器件，還包括：

第一電路，該第一電路連接到所述第一電感器并且具有第一晶體管；

第二電路，該第二電路連接到所述第二電感器并且具有第二晶體管，

其中，所述第一晶體管的柵極絕緣膜的厚度比所述第二晶體管的柵極絕緣膜的厚度厚。

12.根據權利要求9所述的半導體器件，還包括：

第一電路，該第一電路連接到所述第二電感器并且具有第一晶體管；

第二電路，該第二電路連接到所述第一電感器并且具有第二晶體管，

其中，所述第一晶體管的柵極絕緣膜的厚度比所述第二晶體管的柵極絕緣膜的厚度厚。

13.根據權利要求9所述的半導體器件，其中，

所述襯底是SOI襯底。

14.根據權利要求9所述的半導體器件，還包括：

形成在所述襯底的第一區域的上方的第一晶體管；

形成在所述襯底的第二區域的上方的第二晶體管，

其中，所述第一電感器和所述第二電感器形成在所述襯底的第三區域的上方，

其中，在所述第三區域的上方的所述第一電感器和所述第二電感器之間未形成有螺旋布線電感器。