[發明專利]一種數字控制輸出電壓并具有定時自校準功能的DVS-Buck變換器

有效

• 申請號: 201210381122.0
• 申請日: 2012-10-09
• 公開（公告）號: CN102891600A
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 王勝磊;耿莉;李海啟;薛仲明;張應;李鳳霞
• 申請（專利權）人: 西安交通大學
• 主分類號: H02M3/157
• 分類號: H02M3/157
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 蔡和平

1.一種數字控制輸出電壓并具有定時自校準功能的DVS-Buck變換器，其特征在于，包括主電路和控制回路；

所述主電路包括功率開關MP、功率開關MN和電感L；功率開關MP的源極連接輸入電壓，漏極連接節點A；功率開關MN的源極接地，漏極連接節點A；節點A通過電感L后輸出電壓Vout；

所述控制回路包括ADC、補償器、時鐘產生器、定時自校準模塊、數字脈寬調制器、死區控制器和功率MOS驅動器；

節點A通過電感L后連接ADC，ADC連接時鐘產生器和補償器；時鐘產生器還連接補償器、定時自校準模塊和數字脈寬調制器；所述定時自校準模塊連接數字脈寬調制器；數字脈寬調制器還連接補償器和死區控制器；功率MOS驅動器包括驅動器1和驅動器2，死區控制器分別與驅動器1和驅動器2的輸入端口相連，驅動器1和驅動器2的輸出端口DR1和DR2分別與功率開關MP、功率開關MN的柵極相連。

2.根據權利要求1所述的一種數字控制輸出電壓并具有定時自校準功能的DVS-Buck變換器，其特征在于，所述主電路還包括電容C和負載電阻R；電容C和負載電阻R的一端連接輸出電壓Vout，另一端接地。

3.根據權利要求1所述的一種數字控制輸出電壓并具有定時自校準功能的DVS-Buck變換器，其特征在于，ADC包括三個端口：數據輸入端口A1，時鐘輸入端口A2,數據輸出端口A3；補償器包括三個端口：數據輸入端口C1，時鐘輸入端口C2，數據輸出端口C3；時鐘產生器包括三個端口：時鐘輸入F1，時鐘輸出端口F2、F3、F4；定時自校準模塊包括兩個端口：時鐘輸入端口S1，校準信號產生端口S2；數字脈寬調制器包括三個端口：數據輸入端口D1，時鐘信號輸入D2，校準信號輸入D3，數據輸出D4；死區控制器包括三個端口：輸入信號端口DE1，輸出端口DE2、DE3；輸出電壓Vout連接ADC的輸入端口A1，ADC的另一個輸入端口A2與時鐘產生的輸出端口F3相連，ADC的數據輸出端口A3與補償器C1相連；補償器C2與時鐘產生器F2相連，補償器輸出C3與數字脈寬調制器的D1端口相連；數字脈寬調制器D2與F4相連，D3端口與定時自校準的S2端口相連，S1端口與F4相連，數字脈寬調制器D4與死區控制器的輸入信號端口DE1相連，輸出端口DE2、DE3分別與驅動器1和驅動器2的輸入端口相連。

4.根據權利要求1所述的一種數字控制輸出電壓并具有定時自校準功能的DVS-Buck變換器，其特征在于，時鐘產生器的輸入為32MHz高頻時鐘，輸出為頻率為1MHz的系統時鐘信號，作為整個系統的時鐘，與功率開關MP、功率開關MN頻率一致。

5.根據權利要求1所述的一種數字控制輸出電壓并具有定時自校準功能的DVS-Buck變換器，其特征在于，定時自校準模塊產生周期性的校準使能信號，該信號為系統采樣信號的上升沿之后產生的一窄脈沖，該脈沖負責將計數模塊的輸出進行一次清零，使得在數字電路中偶爾產生的毛刺等引入的計數錯誤不至于積累到下一周期，從而達到每周期自動校準的效果。