[發明專利]一種形成雙深度隔離溝槽的方法

有效

• 申請號: 201210375753.1
• 申請日: 2012-10-08
• 公開（公告）號: CN102916024A
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 羅飛
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;H01L21/762
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

1.一種形成雙深度隔離溝槽的方法，其特征在于，包括以下步驟：

步驟S1、在包含第一區域和第二區域的一襯底的上方由下至上依次形成襯墊氧化層、第一掩膜層和多晶硅層，多晶硅層至少包括與第一區域的襯底形成交疊的第一交疊部分和與第二區域的襯底形成交疊的第二交疊部分；

步驟S2、在所述多晶硅層上涂覆一第一光刻膠層，并在第一光刻膠層中形成用于暴露出第二交疊部分的第一開口圖形；

步驟S3、利用第一光刻膠層作為掩膜，沿著所述第一開口圖形在所述第二交疊部分中注入摻雜物；

步驟S4、移除所述第一光刻膠之后在所述多晶硅層上沉積一第二掩膜層，且第二掩膜層包括位于第一交疊部分之上的厚掩膜層部分和位于第二交疊部分之上的對厚掩膜層部分具有臺階差的薄掩膜層部分；

步驟S5、在所述第二掩膜層上涂覆一層第二光刻膠層，并在第二光刻膠層中形成至少暴露出厚掩膜層部分的一部分上表面區域的第二開口圖形和形成至少暴露出薄掩膜層部分的一部分上表面區域的第三開口圖形；

步驟S6、利用第二光刻膠層作為掩膜，沿著第二開口圖形刻蝕厚掩膜層部分、多晶硅層及第一掩膜層以形成第一類溝槽，和沿著第三開口圖形刻蝕薄掩膜層部分、多晶硅層、第一掩膜層及襯墊氧化層以形成第二類溝槽；

其中，形成第二類溝槽的時間短于形成第一類溝槽的時間并籍此在第二區域的襯底暴露于第二類溝槽中的上表面處刻蝕出一具有第一深度D1的第二淺隔離溝槽；

步驟S7、移除第二光刻膠層后，沿著第一類溝槽刻蝕襯底氧化層暴露在第一類溝槽底部的區域后進一步刻蝕第一區域的襯底形成具有第三深度D3的第一淺隔離溝槽；以及

同時沿著第二類溝槽刻蝕第二區域的襯底位于第一深度D1的第二淺隔離溝槽下方的部分，至第一淺隔離溝槽具有第二深度D2，其中第二深度D2大于第一深度D1并大于第三深度D3。

2.如權利要求1所述的方法，其特征在于，第一掩膜層為氮化硅層。

3.如權利要求1所述的方法，其特征在于，多晶硅層的厚度為150~250埃。

4.如權利要求1所述的方法，其特征在于，所述摻雜物為N型的摻雜物。

5.如權利要求4所述的方法，其特征在于，在步驟S3中，利用1000電子伏特的能量將2*E15個每平方厘米濃度的砷原子作為摻雜物注入到所述第二交疊部分中。

6.如權利要求1所述的方法，其特征在于，在步驟S4中，所述第二掩膜層為采用低溫氧化硅沉積工藝所形成的低溫氧化硅層，并且所述的薄掩膜層部分的厚度為300埃，以及所述厚掩膜層部分的厚度為400埃。

7.如權利要求1所述的方法，其特征在于，在步驟S6的刻蝕步驟中，形成所述的第一類溝槽的步驟中，當完成對第一掩膜層的刻蝕并在第一類溝槽中暴露出襯墊氧化層的一部分區域之后，刻蝕終止。

8.如權利要求1所述的方法，其特征在于，所述第一區域和第二區域分別為一像素單元區和一外圍電路區；以及

所述第一區域用于形成NMOS元件和所述第二區域用于形成NMOS元件及PMOS元件。

9.一種形成雙深度隔離溝槽的方法，其特征在于，包括以下步驟：

在包含第一區域和第二區域的一襯底的上方形成一介質層，且所述介質層包括位于第一區域之上的厚介質層和位于第二區域之上的對所述厚介質層具有臺階差的薄介質層；

在所述厚介質層中刻蝕形成第一類溝槽并保留位于第一溝槽下方的一部分厚度的厚介質層部分，以及在薄介質層中刻蝕形成貫穿薄介質層的第二類溝槽；

在刻蝕停止之前，第二類溝槽較之第一溝槽先形成并籍此在第二區域的襯底暴露于第二類溝槽中的上表面處刻蝕出一具有第一深度D1的第二淺隔離溝槽；

沿著第一類溝槽刻蝕第一溝槽下方的所保留一部分厚度的厚介質層部分后進一步刻蝕第一區域的襯底，形成具有第三深度D3的第一淺隔離溝槽；以及

同時沿著第二類溝槽刻蝕第二區域的襯底位于第一深度D1的第二淺隔離溝槽下方的部分，至第一淺隔離溝槽具有第二深度D2，其中第二深度D2大于第一深度D1并大于第三深度D3。

10.如權利要求9所述的方法，其特征在于，所述介質層為單一覆蓋層或由多層覆蓋層形成的復合層。