[發明專利]處理異構資源的地址轉換和異常

有效

• 申請號: 201210375247.2
• 申請日: 2007-06-27
• 公開（公告）號: CN102981800A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: H·王;江洪;J·舍恩;P·卡約蒂亞;M·喬伊;N·比斯瓦爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38;G06F12/10
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

本申請是申請日為2007年6月27日、申請號為200780019982.7的同名專利申請的分案申請。

技術領域

本發明的實施例涉及基于處理器的系統，并且尤其涉及包括具有不同指令集架構的多個定序器（sequencer）的系統。

背景技術

計算機系統包括各種用于處理和傳送數據的組件。典型的系統包括一個或多個處理器（其中每個處理器可以包括多個內核）、以及關聯的存儲器、輸入/輸出（I/O）設備和其它這類組件。為了提高計算效率，可以通過一個或更多專用組件（這里一般將其稱為輔助單元）來提供計算加速器、專用I/O設備以及其它這類專用單元。然而，使用這類輔助單元可能出現低效率的情況，這是因為在典型的其中實現了通用處理器和行業標準操作系統（OS）環境的計算環境下，軟件棧會阻礙高效利用。也就是說，在典型的OS環境下，通過不同的特權級隔離了系統軟件和應用軟件，并且在這些不同特權級中的每一個上的操作要經受OS上下文保存和恢復操作以及其它限制等等。此外，輔助單元典型地缺乏處理異常和故障處理的能力，所述異常和故障處理使得能夠對執行期間的某些事件進行健壯的處理。

計算加速器的經典例子是協處理器，例如像用于早期32位英特爾架構（IA）處理器的所謂的x87浮點協處理器這樣的數學協處理器。典型地，這種協處理器通過協處理器接口被耦合到主處理器（例如，中央處理單元（CPU））上，該協處理器接口與主處理器同具有一種指令集架構（ISA）。最近，在系統中出現具有不同指令集架構（ISA）的分立資源。

在運行著針對單一ISA而寫的單映像OS（例如，行業標準OS）的系統中出現具有不同ISA的多個資源的情況下，典型地，對于處理在具有異構ISA的資源上執行代碼期間引發的異常或故障，僅提供有限的支持或不提供支持。即使存在這種處理，不同ISA的可能完全不同的架構機制也可能會要求對該OS進行大量重寫。因此，異構資源通常并不提供對異常和故障處理的支持，這降低了異構資源對各種任務的適用性。

附圖說明

圖1是根據本發明的一個實施例的處理器的框圖。

圖2是根據本發明的一個實施例的系統的一部分的框圖。

圖3是根據本發明的一個實施例的用于處理異構資源中的故障狀況的方法的流程圖。

圖4是根據本發明的另一個實施例的系統的一部分的框圖。

圖5是根據本發明的一個實施例的用于處理異構資源中的異常的方法的流程圖。

圖6示出根據本發明的一個實施例的系統的框圖。

具體實施方式

在各種實施例中，提供了各種機制來支持基于指令集架構（ISA）的異常處理和地址轉換機制。如這里所用到的，“定序器”是獨特的線程執行資源，并且可以是任何能夠執行線程的物理或邏輯單元。定序器可以是邏輯線程單元或物理線程單元，并且可以包括下一指令指針邏輯以便確定針對給定線程將要執行的下一條指令。

在許多實現中，系統可以包括具有第一ISA的第一定序器和具有異構性質的第二計算資源（其可以是定序器或非定序器）。也就是說，第二資源可以是具有不同ISA的定序器或可以是諸如固定功能單元（FFU）、專用集成電路（ASIC）或其它預編程邏輯這樣的非定序器資源。在各種實施例中，在這里被稱為“外框架（exo-skeleton）”的媒介或接口可以提供這種異構資源之間的通信。在不同的實施例中，外框架可以采用包括軟件、硬件和/或固件在內的各種形式。在一些實施例中，外框架可以被實現在緊密耦合到異構資源的有限狀態機（FSM）中。當然，可以允許其它實現。

現在參考圖1，示出的是根據本發明的一個實施例的處理器的框圖。如圖1所示，處理器10包括多種不同的資源。在不同的實現中，處理器10可以是單核處理器或多核處理器。這樣的處理器可以被實現在不同類型的系統中，包括單芯片多處理器（CMP）系統、同時多線程（SMT）系統或基于事件切換的多線程（SoeMT）系統以及其它這類系統等等。