[發(fā)明專利]可重構(gòu)集群的模塊化三維構(gòu)造方法和可重構(gòu)集群構(gòu)造結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201210370445.X
• 申請日: 2012-09-28
• 公開（公告）號: CN102902656A
• 公開（公告）日: 2013-01-30
• 發(fā)明（設(shè)計）人: 吳東;謝向輝;原昊;郝子宇;錢磊;陸曉亮;王宇;周浩杰
• 申請（專利權(quán)）人: 無錫江南計算技術(shù)研究所
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京眾合誠成知識產(chǎn)權(quán)代理有限公司 11246
• 代理人: 龔燮英

技術(shù)領(lǐng)域

本發(fā)明涉及計算機技術(shù)領(lǐng)域，更具體地說，本發(fā)明涉及一種可重構(gòu)集群的模塊化三維構(gòu)造方法以及相應(yīng)的可重構(gòu)集群構(gòu)造結(jié)構(gòu)。

背景技術(shù)

可重構(gòu)集群是一種基于計算機集群結(jié)構(gòu)的可重構(gòu)計算系統(tǒng)，其實現(xiàn)方式是在普通集群系統(tǒng)上安裝可重構(gòu)加速模塊，如FPGA（Field－Programmable?Gate?Array，即現(xiàn)場可編程門陣列）加速卡等。

例如，歐洲的EPCC制造的Maxwell可重構(gòu)計算系統(tǒng)，就是Maxwell以IBM的BladeCenter集群為基礎(chǔ)，在其中的每個服務(wù)器上通過PCI-X接口安裝了Nallatech的H101FPGA加速卡和Alpha?Data的ADM-XRC-4FMFPGA加速卡。這種傳統(tǒng)集群的構(gòu)造方法的好處是實現(xiàn)簡單；其以普通集群為基礎(chǔ)，只需要加裝FPGA加速卡就能夠?qū)崿F(xiàn)。

但是，上述傳統(tǒng)集群的構(gòu)造作為可重構(gòu)計算系統(tǒng)也有明顯的缺點。具體地說，由于這種模式是以傳統(tǒng)集群為基礎(chǔ)，機箱體積龐大，每個機箱中能安裝的FPGA加速卡的數(shù)量也非常有限。因此，在這樣的系統(tǒng)中，可重構(gòu)加速器的密度很低，由此相應(yīng)的計算能力也會受到很大的限制。另外，F(xiàn)PGA的功耗比集群的其它部分的功耗要小的多，系統(tǒng)功耗的很大一部分是消耗在集群節(jié)點的部分，作為可重構(gòu)計算系統(tǒng)來說，難以發(fā)揮其高能效的特點。

因此，希望能夠提供一種高能效的可重構(gòu)計算系統(tǒng)集群結(jié)構(gòu)構(gòu)造方法。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種高能效的可重構(gòu)集群的模塊化三維構(gòu)造方法。

根據(jù)本發(fā)明的第一方面，提供了一種可重構(gòu)集群的模塊化三維構(gòu)造方法包括：第一步驟，用于將可重構(gòu)集群所涉及的通用處理器節(jié)點、可重構(gòu)加速器、集群互連網(wǎng)絡(luò)三大主要部分進行模塊化劃分，從而形成通用處理器節(jié)點模塊、可重構(gòu)加速器基板和互連網(wǎng)絡(luò)支撐底板三個相互支撐的功能模塊；第二步驟，用于定義所述通用處理器節(jié)點模塊、所述可重構(gòu)加速器基板和所述互連網(wǎng)絡(luò)支撐底板之間的功能接口；第三步驟，用于通過接插件實現(xiàn)所述通用處理器節(jié)點模塊和所述可重構(gòu)加速器基板的水平堆疊，形成一個可重構(gòu)計算節(jié)點；第四步驟，用于將所述可重構(gòu)計算節(jié)點以垂直插裝的方式插裝在具有網(wǎng)絡(luò)交換能力的所述互連網(wǎng)絡(luò)支撐底板上，從而形成一個基于三維構(gòu)造的可重構(gòu)集群結(jié)構(gòu)。

優(yōu)選地，所述通用處理器節(jié)點模塊的外部接口通過其表面上的兩個信號插座實現(xiàn)；而且，所述通用處理器節(jié)點模塊的接口信號可包括節(jié)點電源、網(wǎng)絡(luò)接口、可重構(gòu)加速器接口。

優(yōu)選地，所述可重構(gòu)加速器基板將外部的電源輸入轉(zhuǎn)換為所述通用處理器節(jié)點模塊所需要的電源。

優(yōu)選地，所述通用處理器節(jié)點模塊所引出的網(wǎng)絡(luò)信號通過所述可重構(gòu)加速器基板的底部插裝接口直接引出，以便與互連網(wǎng)絡(luò)支撐底板連接；其中，所述可重構(gòu)加速器基板底部插裝接口的信號包括：用于驅(qū)動可重構(gòu)加速模塊和通用處理器節(jié)點模塊的電源信號、從通用處理器節(jié)點模塊引出的網(wǎng)絡(luò)信號、從通用處理器節(jié)點模塊引出的通用處理器節(jié)點的外設(shè)或調(diào)試接口信號、以及可重構(gòu)加速器基板所需要的控制信號。

優(yōu)選地，所述互連網(wǎng)絡(luò)支撐底板上還直接集成了網(wǎng)絡(luò)交換芯片，所述互連網(wǎng)絡(luò)支撐底板上的每個插座所引出的網(wǎng)絡(luò)信號都連接至交換芯片，從而實現(xiàn)了板上互連；并且所述交換芯片還提供與外部網(wǎng)絡(luò)連接的接口；此外，從所述可重構(gòu)加速器基板所引出的通用處理器節(jié)點的外設(shè)或調(diào)試信號在所述互連網(wǎng)絡(luò)支撐底板上通過相應(yīng)的接插件引出。

根據(jù)本發(fā)明的第二方面，提供了一種可重構(gòu)集群構(gòu)造結(jié)構(gòu)，其包括：通用處理器節(jié)點模塊、可重構(gòu)加速器基板和互連網(wǎng)絡(luò)支撐底板；其中所述通用處理器節(jié)點模塊、所述可重構(gòu)加速器基板和所述互連網(wǎng)絡(luò)支撐底板是通過將可重構(gòu)集群所涉及的通用處理器節(jié)點、可重構(gòu)加速器、集群互連網(wǎng)絡(luò)三大主要部分進行模塊化劃分而形成的；其中，定義了所述通用處理器節(jié)點模塊、所述可重構(gòu)加速器基板和所述互連網(wǎng)絡(luò)支撐底板之間的功能接口以使其成為相互支撐的功能模塊；并且，其中通過接插件實現(xiàn)所述通用處理器節(jié)點模塊和所述可重構(gòu)加速器基板的水平堆疊以形成一個可重構(gòu)計算節(jié)點；并且所述可重構(gòu)計算節(jié)點以垂直插裝的方式插裝在具有網(wǎng)絡(luò)交換能力的所述互連網(wǎng)絡(luò)支撐底板上，從而形成一個基于三維構(gòu)造的可重構(gòu)集群結(jié)構(gòu)。

優(yōu)選地，所述通用處理器節(jié)點模塊的外部接口通過其表面上的兩個信號插座實現(xiàn)；而且，所述通用處理器節(jié)點模塊的接口信號可包括節(jié)點電源、網(wǎng)絡(luò)接口、可重構(gòu)加速器接口。

優(yōu)選地，所述可重構(gòu)加速器基板將外部的電源輸入轉(zhuǎn)換為所述通用處理器節(jié)點模塊所需要的電源。