[發明專利]半導體裝置

有效

• 申請號: 201210369430.1
• 申請日: 2012-09-27
• 公開（公告）號: CN103077942A
• 公開（公告）日: 2013-05-01
• 發明（設計）人: 大竹誠治;武田安弘;宮本優太
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 金蘭

技術領域

本發明涉及半導體裝置，特別涉及由ESD保護特性良好的ESD保護元件構成的半導體裝置。

背景技術

以往，提出了作為ESD對策而組裝了半導體裝置的保護電路的各種半導體裝置。例如，典型地，如圖6所示，在輸入輸出端子50和電源線51之間連接PN結二極管52，在輸入輸出端子50和接地線53之間連接PN結二極管54，在電源線51和接地線53之間連接PN結二極管55，從而進行內部電路56的保護。另外，ESD是靜電釋放的簡稱，表示靜電的放電。

但是，隨著高速化的要求等而進行構成元件的細微化，半導體裝置的耐靜電破壞性變差，必須采用更適當的ESD保護元件。在以下的專利文獻1中公開了以下的內容及其問題點以及解決方法：在內置了作為高耐壓元件的MOS型晶體管和作為低耐壓元件的NPN雙極晶體管的BiCMOS型集成電路中，以低耐壓NPN晶體管作為ESD保護元件。

此外，在專利文獻2中公開了如下的內容：將在電源線和接地線之間代替PN結二極管而以基極/發射極之間采用電阻而連接的NPN雙極晶體管作為ESD保護元件來使用。在專利文獻3中公開了如下的內容：將以MOS型晶體管作為ESD保護元件的情況下，降低其驟回電壓，改善ESD保護特性

另外，對于驟回電壓將在后面敘述，是在較大的靜電浪涌施加到輸入輸出端子等時，開始使該靜電流至接地線的觸發電壓。若保護元件的驟回電壓低于被保護元件的驟回電壓，則通過保護元件使靜電流至接地線，因此被保護元件免受靜電影響。

現有技術文獻

【專利文獻1】（日本）特開2006-128293號公報

【專利文獻2】（日本）特開平05-90481號公報

【專利文獻3】（日本）特開平06-177328號公報

如圖7所示，在專利文獻2中，公開了在與圖6一樣構成的結構中，在成為電源線51的最高電位端子和成為接地線53的最低電位端子之間施加靜電時的新的ESD保護元件59。以往，以N型外延層作為陰極、以P型半導體襯底作為陽極的以虛線表示的寄生PN結二極管55a成為在兩端之間施加的靜電的放電路徑，保護了內部電路56。圖6的PN結二極管55被寄生PN結二極管55a代替。

但是，由于細微化的進展等引起的靜電的放電路徑的阻抗的增加等，該寄生PN結二極管55a無法有效動作，經由內部電路56的其中一個結而產生靜電的放電路徑，產生內部電路56的結部被破壞的情況。因此，公開了以下的內容：利用與該寄生PN結二極管55a并列地連接了基極/發射極之間被電阻58分流的NPN雙極晶體管57的新的ESD保護元件59應對靜電。

在靜電引起的正電壓從電源線51施加到與該電源線51連接的NPN雙極晶體管57的集電極，從接地線53對與該接地線53連接的發射極施加負的電壓的情況下，在該NPN雙極晶體管57的基極/發射極之間連接了電阻58的狀態下的集電極/發射極之間達到了擊穿電壓BV_CER以上的電壓的時刻，該NPN雙極晶體管57被擊穿。

相反，在施加了以電源線51為負，以接地線53為正的靜電的情況下，經由所述電阻58，基極/集電極之間的結是正方向，因此被鉗制。

從而，在電源線51與接地線53之間，與以往的寄生地存在的ESD保護PN結二極管55a并列地，通過由具有更低的擊穿電壓的NPN雙極晶體管57和所述電阻58構成的新的ESD保護元件59，不受靜電影響。靜電的放電路徑一部分在半導體襯底內，一部分成為半導體襯底的表面。

但是，在用于追求更低電壓動作的移動設備等的半導體裝置中，當施加了靜電時，需要以更低電壓擊穿的、而且靜電放電路徑根據放熱的關系而盡量形成于半導體襯底的內部的新的ESD保護元件。

發明內容