[發明專利]一種CPU模塊地址和數據總線的故障檢測方法

有效

• 申請號: 201210366315.9
• 申請日: 2012-09-27
• 公開（公告）號: CN102929755A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 萬鴻俊;龐浩;林向陽;都正周;馬永武;孫超亮;歹志陽;王林;張斌斌;張書同
• 申請（專利權）人: 許繼集團有限公司;河南許繼儀表有限公司;國家電網公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 鄭州睿信知識產權代理有限公司 41119
• 代理人: 胡泳棋

術領域

本發明涉及一種CPU模塊地址和數據總線的故障檢測方法，屬于電子產品制造技術領域。

背景技術

隨著自動化水平的提高，各種基于嵌入式計算機技術的自動化設備應用越來越廣泛。為了提高研發效率和節約生產成本，自動化設備的控制核心通常會被模塊化，形成通用的主控單元部件，即CPU模塊，用于各種功能不同的自動化設備中。CPU模塊是運算核心，其它應用、驅動、接口等功能再由外圍功能擴展電路板來實現。CPU模塊硬件最基本的部分包括處理器和基于總線擴展的片外存儲器，此外還有引到模塊接口上的IO口線。復用的IO口線既可做為IO輸入輸出信號線，也可通過CPU配置為串口、USB、模數轉換等功能信號線，其具體應用功能由外圍功能擴展電路板和程序軟件決定。如圖1所示，CPU模塊將處理器和片外存儲器和必要的電源、時鐘電路設計在一塊硬件電路板上并通過接插件引出CPU的IO口線等各種外設資源。

在CPU模塊的大批量生產過程中，需要快速的對新模塊進行生產測試，主要目的是為了檢測出在制板、焊接過程中發生的短路、斷路等硬件問題。特別是BGA封裝的CPU形式，總線排序沒有規律，其焊接問題也難以通過肉眼觀察發現。以往通過相鄰地址和數據信號線通斷關系的測試，難以適應這種無序的布線方式。同時，依據前述對CPU模塊結構的介紹，模塊測試最核心的是IO口線、地址和數據總線的故障檢測。目前已有文獻和資料，沒有一個通用的、能快速和可靠的檢測地址和數據總線質量問題的方法。

發明內容

本發明的目的是提供一種CPU模塊地址總線和數據總線的故障檢測方法，以解決目前通過相鄰地址和數據總線通斷關系的檢測方法無法對布線無序的CPU模塊地址和數據總線進行檢測的問題。

本發明為解決上述技術問題而提供一種CPU模塊地址和數據總線的故障檢測方法，該檢測方法的步驟如下：

1）.將CPU的IO口線全部設置為低電平輸出狀態；

2）.向CPU片外擴展RAM的連續地址范圍依次置高每一根數據線寫入數據，CPU從片外擴展的RAM的上述連續地址中讀取寫入的數據，判斷讀取的數據和寫入的數據是否相同，如果全部都相同，則進入步驟3），如果不全部相同則說明在CPU模塊的訪問控制線、數據總線、IO口線中存在短路斷路故障；?

3）.?依次置高CPU片外擴展的RAM的每一根地址線，向其寫入低位不同且其余高位為0的不同數據，并進行讀回驗證，如果讀取的數據與寫入的數據全部相同，則進入步驟4），如果不全相同，則說明在CPU模塊的地址總線、IO口線中存在短路斷路故障；

4）.依次置高CPU片外擴展的RAM的每一根地址線，向其寫入高位不同且其余低位為0的不同數據，并進行讀回驗證，如果讀取的數據與寫入的數據不全相同，則說明在CPU模塊的地址總線、IO口線中存在短路斷路故障。

所述步驟2）中連續地址范圍是指地址為0至（N_D-1），N_D為CPU數據總線寬度。

所述的步驟3）中寫入的數據是低（N_D/2）位不同且其余高位為0的不同數據，其中N_A為CPU模塊地址總線寬度。

所述的步驟4）中寫入的數據是高（N_D/2）位不同且其余低位為0的不同數據，其中N_D為CPU模塊數據總線寬度。

所述步驟1）中將CPU的IO口線全部設置為低電平的輸出狀態是為了將短路的數據和地址線電平固定為低電平，使與IO口線搭連的地址和數據線被拉低，從而識別出數據寫入和讀取時出現的錯誤。

所述步驟3）和步驟4）之間的順序是可以調換的。

本發明的有益效果是:?本發明通過向RAM的連續地址范圍依次置高一根數據線寫入數據再讀回驗證，用于檢測CPU的數據總線短路和斷路情況；依次置高一根地址線向RAM寫入低位不同且其余高位為0的不同數據，讀回驗證；然后換成高位不同且其余低位為0的數據做相同測試，用于檢測CPU的地址總線短路斷路情況以及地址總線與數據總線之間的短路情況。此方法能夠快速和可靠的檢測CPU模塊在大規模生產過程可能出現的制板和焊接問題。

附圖說明

圖1是CPU模塊的基本結構框圖；

圖2是本發明的CPU模塊生產測試系統的示意圖；

圖3是本發明的CPU模塊地址和數據總線的故障檢測方法的電路示意圖。

具體實施方式

下面結合附圖對本發明的具體實施方式作進一步的說明。