[發明專利]時鐘診斷電路

有效

• 申請號: 201210365714.3
• 申請日: 2012-09-27
• 公開（公告）號: CN103208979A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 大西直哉;中谷博司;鮫田芳富;竹原潤;登古誠
• 申請（專利權）人: 株式會社東芝
• 主分類號: H03K5/125
• 分類號: H03K5/125
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐冰冰;黃劍鋒

本申請以2011年9月29日申請的在先日本專利申請第2011－215708號的優先權為基礎并要求其優先權，在此通過引用而包含其全部內容。

技術領域

本發明涉及對作為系統或電路的同步信號來使用的時鐘的時鐘周期、以及時鐘脈沖寬度的異常進行診斷的時鐘診斷電路。

背景技術

對裝置的制造者、供給者制定了國際電氣標準化會議的規格IEC61508“電氣、電子、可編程電子安全關連系統的功能安全”，來作為國際標準的功能安全規格。

對于特定的產業用的功能安全系統，制定了對應于特定用途的派生規格。例如，對于安全儀表系統，對系統的設計者、集成者（integrator）、用戶制定了工序用應用規格IEC61511。

根據這些規格，對設計、維護、直到廢棄的系統的生命周期中的安全進行評價，作為定量的評價尺度而制定了作為風險降低的要求級別的安全度水準（SIL；Safety?Integrity?Level）。

根據這樣的背景，在安全儀表系統中，為了提高系統的安全性和可靠性，需要進行時鐘的診斷。即，為了避免在控制裝置中使用的CPU、FPGA等的根據時鐘而進行動作的電路的誤動作所導致系統成為異常狀態，需要對使用的時鐘進行診斷。

時鐘的異常由于時鐘振蕩電路的隨機故障、向時鐘電路提供電力的電源的電壓變動、時鐘電路的周圍溫度的變化等而引起。因此，需要在系統運轉中對時鐘進行監視，檢測異常的時鐘。

通常，公知有比較兩個時鐘信號來檢測時鐘異常的方法（例如參考JP、P2008－191924A）、使時鐘信號延遲1個時鐘周期來比較1個時鐘周期前的時鐘信號的波形和當前的時鐘信號的波形的方法（例如參考JP、P1998－240374A）。

上述的JP、P2008－191924A中，為了診斷兩個被冗余化后的系列的時鐘，比較兩個系列的時鐘來診斷時鐘的異常。由于該方式需要兩個時鐘，因此無法應用于僅使用單一的時鐘信號的系統。

此外，上述的JP、P1998－240374A中，使一個時鐘信號延遲1個時鐘周期來比較1個時鐘周期前的時鐘信號的波形和當前的時鐘信號的波形。因此，在連續的兩個時鐘周期間，能夠檢測出時鐘周期及時鐘脈沖寬度的變化大的異常。但是，在兩個時鐘以上的周期出現變化的緩慢變動的情況下，無法檢測出其異常。

例如，在相鄰的時鐘周期間的變化微小且其變化逐步累積的情況下，難以檢測出異常。這里，將這樣的異常稱為“時鐘的累積性變動”。

發明內容

本發明要解決的課題在于，提供一種能夠利用單一的時鐘信號可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常的時鐘診斷電路。

為達到上述目的，本實施例的時鐘診斷電路是檢測時鐘的時鐘周期及時鐘脈沖寬度的變動的異常的時鐘診斷電路。時鐘診斷電路具備：延遲電路，使上述時鐘延遲上述時鐘脈沖寬度以下的規定時間；整數倍延遲電路，使從上述延遲電路輸出的延遲時鐘延遲規定的周期數倍；第一“異”電路，利用上述延遲時鐘將上述時鐘編碼；第二“異”電路，利用上述整數倍延遲電路的輸出，將上述第一“異”電路的輸出解碼；以及比較電路，比較上述時鐘和上述第二“異”電路的輸出，檢測上述時鐘的異常。

根據上述結構的時鐘診斷電路，能夠利用單一的時鐘信號，可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常。

附圖說明

圖1A、圖1B表示第一實施方式的結構圖及其時間圖。

圖2A、圖2B表示比較電路的詳細結構圖及其時間圖。

圖3A、圖3B表示比較電路的詳細結構圖及其時間圖。

圖4表示時鐘脈沖的脈沖寬度減小時的時間圖。

圖5表示時鐘脈沖的脈沖寬度增大時的時間圖。

圖6表示時鐘脈沖的時鐘周期單次地變化時的時間圖。

圖7表示時鐘周期累積地變動時的時間圖。

圖8表示第二實施方式的時鐘診斷電路的結構圖。

圖9表示第三實施方式的時鐘診斷電路的結構圖。

具體實施方式

以下，參照附圖來說明本發明的實施方式。

（第一實施方式）

參照圖1A～圖7，說明第一實施方式。首先，參照圖1A及圖1B來說明時鐘診斷電路的結構。

圖1A表示基于單一的時鐘s10來檢測時鐘s10的時鐘周期Ti、時鐘脈沖寬度Pw的異常的時鐘診斷電路1。另外，時鐘脈沖的占空比（＝Pw／Ti）為50％。