[發(fā)明專利]晶體管的形成方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201210364951.8
• 申請(qǐng)日: 2012-09-26
• 公開（公告）號(hào): CN103681344A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 何有豐
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種晶體管的形成方法。

背景技術(shù)

晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，隨著半導(dǎo)體器件的元件密度和集成度的提高，晶體管的柵極尺寸變得比以往更短；然而，晶體管的柵極尺寸變短會(huì)使晶體管產(chǎn)生短溝道效應(yīng)，進(jìn)而產(chǎn)生漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。目前，現(xiàn)有技術(shù)主要通過提高晶體管溝道區(qū)的應(yīng)力，以提高載流子遷移，進(jìn)而提高晶體管的驅(qū)動(dòng)電流，減少晶體管中的漏電流。

現(xiàn)有技術(shù)提高晶體管溝道區(qū)的應(yīng)力的方法為，在晶體管的源/漏區(qū)形成應(yīng)力層，其中，PMOS晶體管的應(yīng)力層的材料為硅鍺（SiGe），硅和硅鍺之間因晶格失配形成的壓應(yīng)力，從而提高PMOS晶體管的性能；NMOS晶體管的應(yīng)力層的材料為碳化硅（SiC），硅和碳化硅之間因晶格失配形成的拉應(yīng)力，從而提高NMOS晶體管的性能。

現(xiàn)有技術(shù)具有應(yīng)力層的晶體管形成過程的剖面結(jié)構(gòu)示意圖，如圖1至圖3所示，包括：

請(qǐng)參考圖1，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10表面具有柵極結(jié)構(gòu)11。

請(qǐng)參考圖2，在所述柵極結(jié)構(gòu)11兩側(cè)的半導(dǎo)體襯底10內(nèi)形成開口12，所述開口12的側(cè)壁與半導(dǎo)體襯底10的表面構(gòu)成西格瑪（Σ，sigma）形。

請(qǐng)參考圖3，在所述開口12內(nèi)形成應(yīng)力層13，所述應(yīng)力層13的材料為硅鍺或碳化硅。

然而，以現(xiàn)有技術(shù)形成的具有應(yīng)力層的晶體管易產(chǎn)生漏電流，性能不穩(wěn)定。

更多具有應(yīng)力層的晶體管請(qǐng)參考公開號(hào)為US?2011256681A1的美國(guó)專利文件。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種晶體管的形成方法，使所形成的晶體管性能更穩(wěn)定。

為解決上述問題，本發(fā)明提供一種晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有柵極結(jié)構(gòu)；形成覆蓋所述柵極結(jié)構(gòu)和半導(dǎo)體襯底表面的氧化硅層；去除半導(dǎo)體襯底表面的氧化硅層；在去除半導(dǎo)體襯底表面的氧化硅層之后，形成覆蓋所述半導(dǎo)體襯底、柵極結(jié)構(gòu)和氧化硅層表面的氮化硅層；去除半導(dǎo)體襯底表面和柵極結(jié)構(gòu)頂部的氮化硅層，形成第一氮化硅側(cè)墻；在形成第一氮化硅側(cè)墻之后，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成應(yīng)力層。

可選地，所述去除半導(dǎo)體襯底表面的氧化硅層的工藝為第一各向異性的干法刻蝕工藝，所述去除半導(dǎo)體襯底表面和柵極結(jié)構(gòu)頂部的氮化硅層的工藝為第二各向異性的干法刻蝕工藝。

可選地，所述第一各向異性的干法刻蝕工藝包括第一主刻蝕、和第一主刻蝕之后的第一過刻蝕；所述第二各向異性的干法刻蝕工藝包括第二主刻蝕、和第二主刻蝕之后的第二過刻蝕。

可選地，所述第一主刻蝕工藝的氣體包括CHF₃和He，時(shí)間為5秒~45秒。

可選地，所述第二主刻蝕工藝的氣體包括CF₄和O₂，時(shí)間為10秒~45秒。

可選地，所述氧化硅層的厚度為10埃-15埃，所述氮化硅層的厚度為50埃-300埃。

可選地，所述應(yīng)力層的材料為硅鍺或碳化硅。

可選地，所述應(yīng)力層的側(cè)壁與半導(dǎo)體襯底表面呈“Σ”型。

可選地，所述應(yīng)力層的形成工藝為：以柵極結(jié)構(gòu)和第一氮化硅側(cè)墻為掩膜，采用各項(xiàng)異性的干法刻蝕工藝在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成開口，所述開口的側(cè)壁與半導(dǎo)體襯底表面垂直；采用各向異性的濕法刻蝕工藝刻蝕所述開口，使所述開口的側(cè)壁向半導(dǎo)體襯底內(nèi)延伸，使所述開口的側(cè)壁與半導(dǎo)體襯底的表面呈“Σ”形；在所述各向異性的干法刻蝕后，采用選擇性外延沉積工藝在所述開口內(nèi)形成應(yīng)力層。

可選地，還包括：在所述各項(xiàng)異性的濕法刻蝕工藝之后，對(duì)半導(dǎo)體襯底、柵極結(jié)構(gòu)和第一氮化硅側(cè)墻表面進(jìn)行清洗，所述清洗工藝的清洗液包含有氫氟酸。

可選地，所述柵極結(jié)構(gòu)包括：半導(dǎo)體襯底表面的柵介質(zhì)層，位于所述柵介質(zhì)層表面的柵電極層，以及位于柵電極層表面的掩膜層。

可選地，所述柵介質(zhì)層的材料為高K介質(zhì)材料或氧化硅，所述柵電極層的材料為多晶硅。

可選地，當(dāng)所述柵介質(zhì)層的材料為高K介質(zhì)材料時(shí)，所述柵極結(jié)構(gòu)還包括：位于所述柵介質(zhì)層和柵電極層兩側(cè)的保護(hù)側(cè)墻，所述保護(hù)側(cè)墻的材料為氮化硅。

可選地，當(dāng)所述柵介質(zhì)層的材料為高K介質(zhì)材料時(shí)，在形成應(yīng)力層之后，去除所述柵電極層，并在所述柵電極層的位置形成金屬柵電極。

可選地，在形成應(yīng)力層之后，在所述半導(dǎo)體襯底和柵極結(jié)構(gòu)兩側(cè)形成第二氮化硅側(cè)墻。

可選地，在形成應(yīng)力層之后，形成第二氮化硅側(cè)墻之前，去除第一氮化硅側(cè)墻。