[發明專利]用于一次可編程存儲器的具有電熔絲結構的半導體裝置

有效

• 申請號: 201210364606.4
• 申請日: 2012-09-26
• 公開（公告）號: CN103035612A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 陳向東;夏維
• 申請（專利權）人: 美國博通公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L21/768
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 田喜慶

技術領域

本發明總體上涉及一次可編程（一次性可編程）（OTP）存儲器，更特別地涉及利用后柵極高-K金屬柵極（Gate-Last?High-K?Metal?Gate）制造工藝制造的OTP存儲器。?

背景技術

在數據存儲的領域中，存在兩種常用類型的存儲裝置。第一種類型的存儲裝置為易失性存儲器。當電力從易失性存儲器電路移出時，易失性存儲器丟失儲存的信息。第二種類型的存儲裝置為非易失性存儲器。即使在電力從非易失性存儲器電路移出之后，非易失性存儲器也能保留儲存的信息。一些非易失性存儲器設計允許重編程序，而其他設計僅允許一次編程。?

一次可編程（OTP）存儲器代表非易失性存儲器的一種類型，其可以編程一次，典型地，通過永久地編程熔絲以打開連接，或通過永久地編程反熔絲（anti-fuse）以關閉連接。?

目前，利用下列類型的熔絲作為電熔絲（電子熔絲，eFuses）：柵極氧化物擊穿（gate?oxide?breakdown）、熱載流子、硅化物熔絲、互連金屬熔絲（interconnect?metal?fuse）。HKMG工藝允許高-K電介質，以替換用于前代鑄造技術中的二氧化硅柵極電介質。使用高-K電介質允許微電氣組件進一步小型化。而且，前代熔絲要求以數百微安數量級的高電流量來熔斷。?

因此，所需要的是與傳統上在28nm鑄造技術中利用的HKMG工藝兼容的電熔絲。另外，如果可以通過施加與常規的電熔絲s相比低的電流水平來利用電熔絲，這將是有益的。?

發明內容

根據本發明的實施方式，提供了一種用于一次可編程存儲器（OTP）的具有電熔絲結構的半導體裝置，包括：具有淺溝槽隔離（STI）結構的基底基板；第一金屬層，形成在所述STI結構上，具有限定陽極、陰極、和連接在所述陰極與陽極之間的熔絲頸的形狀；未摻雜的多晶硅（多晶）區域，形成在所述第一金屬層的所述熔絲頸上；以及第二金屬層，具有形成在所述第一金屬層上且位于所述多晶區域的相對側上的第一部分和第二部分，所述第二金屬層的所述第一部分形成在所述陽極上，而所述第二金屬層的所述第二部分形成在所述陰極上。?

根據本發明的半導體裝置，其中，所述多晶區域僅在所述第一金屬層的所述熔絲頸上形成，并且分開所述第二金屬層的所述第一部分和第二部分。?

根據本發明的半導體裝置，其中，所述多晶區域具有基本上高于所述第一金屬層和所述第二金屬層的電阻。?

根據本發明的半導體裝置，其中，如果在所述陽極和陰極上施加電壓，則所得的電流主要流過所述第一金屬層的所述熔絲頸。?

根據本發明的半導體裝置，其中，通過增加所述電流直到所述第一金屬層的所述熔絲頸失效并基本上成為開路來編程所述OTP。?

根據本發明的半導體裝置，其中，斷開所述熔絲頸所需的電流為單數位微安的量級。?

根據本發明的半導體裝置，其中，所述第一金屬層的厚度基本上小于所述第二金屬層和所述多晶區域的厚度。?

根據本發明的半導體裝置，其中，所述第一金屬層的厚度大約在5-30nm之間，而所述第二金屬層的厚度大約在30-70nm之間。?

根據本發明的半導體裝置，其中，所述第二金屬層將所述電熔絲結構連接至熔斷的MOSFET。?

根據本發明的半導體裝置，其中，所述熔斷的MOSFET被構造成向所述電熔絲提供電流，以熔化所述第一金屬層。?

根據本發明的半導體裝置，還包括設置在所述STI區域和所述第一金屬層之間的高-K電介質層。?

根據本發明的半導體裝置，其中，在所述熔絲頸中的所述第一金屬層的寬度基本上小于在所述陽極或陰極中的所述第一金屬層的相應寬度。?

根據本發明的半導體裝置，其中，在所述熔絲頸中的所述第一金屬層的寬度為大約20-50nm。?