[發明專利]可變電阻存儲器件及其制造方法

無效

• 申請號: 201210364526.9
• 申請日: 2012-09-26
• 公開（公告）號: CN103187526A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 宋錫杓;鄭星雄;鄭璲鈺;金東準
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24;G11C13/00
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 石卓瓊;俞波

相關申請的交叉引用

本申請要求2011年12月29日提交的申請號為10-2011-0146050的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種可變電阻存儲器件及其制造方法，更具體而言，涉及一種利用自對準接觸工藝的可變電阻存儲器件及其制造方法。

背景技術

可變電阻存儲器件利用根據外部激勵來改變電阻值且在兩種不同電阻狀態之間變換這一特性來儲存數據。可變電阻存儲器件可以包括阻變隨機存取存儲器（ReRAM）、相變RAM（PCRAM）、自旋轉移力矩RAM（STT-RAM）等。

圖1是說明現有的可變電阻存儲器件的布局的平面圖。圖2A至圖2D是解釋用于制造現有的可變存儲器件的方法的截面圖。所述截面圖是沿著圖1的線A-A’和B-B’截取的。

參見圖2A，在半導體襯底10之上形成沿著A-A’方向延伸的線形隔離層15，由此限定出有源區10A。

隨后，將柵極線20形成為經由有源區10A和隔離層15沿著B-B’方向延伸。在柵極線20之上形成柵極線保護層25。

參見圖2B，在所得結構之上形成第一絕緣層30。然后，部分地刻蝕第一絕緣層30以形成暴露出有源區10A的第一接觸孔。

在第一接觸孔中形成第一接觸插塞35。第一接觸插塞35包括歐姆接觸層35A和在歐姆接觸層35A之上的金屬層35B。

參見圖2C，在第一絕緣層30和第一接觸插塞35之上形成第二絕緣層40。然后，選擇性地刻蝕第二絕緣層40以形成第二接觸孔，所述第二接觸孔暴露出要與以下將描述的源極線55耦接的第一接觸插塞35。

在第二接觸孔中掩埋第二接觸插塞45。在第二絕緣層40和第二接觸插塞45之上形成第三絕緣層50。

選擇性地刻蝕第三絕緣層50以在暴露出第二接觸插塞45的同時形成沿著與有源區10A相同的方向延伸的線形溝槽。然后，在溝槽中掩埋源極線55。在源極線55之上形成源極線保護層60。此時，應將源極線55形成預定的高度或更高，以防止線電阻的增加。

參見圖2D，在所得結構之上形成第四絕緣層65。形成第三接觸插塞70以穿通第四絕緣層65與第一接觸插塞35的一部分耦接。

隨后，在第三接觸插塞70之上形成可變電阻圖案75。

在現有的可變電阻存儲器件中，與構成可變電阻存儲器件中的存儲器單元的可變電阻圖案75耦接的第三接觸插塞70具有高的高寬比。因此，現有的可變電阻存儲器件很難制造，且具有高電阻值。另外，由于掩模圖案的未對準，接觸電阻會快速地增大，或接觸區域未被開放。

發明內容

本發明的一個實施例涉及一種可變電阻存儲器件及其制造方法，所述可變電阻存儲器件減小形成存儲器單元的可變電阻圖案與成為晶體管的源極或漏極區的有源區之間的電阻。

根據本發明的一個實施例，一種可變電阻存儲器件包括：半導體襯底，所述半導體襯底具有由沿一個方向延伸的隔離層限定的有源區；柵極線，所述柵極線經由隔離層和有源區沿與隔離層交叉的另一個方向延伸；保護層，所述保護層位于柵極線之上；接觸插塞，所述接觸插塞位于保護層之間的有源區的部分去除的空間中；以及可變電阻圖案，所述可變電阻圖案與接觸插塞的一部分耦接。

根據本發明的另一個實施例，一種用于制造可變電阻存儲器件的方法包括以下步驟：提供具有有源區的半導體存儲器件，所述有源區由沿著一個方向延伸的隔離層來限定；通過選擇性地刻蝕隔離層和有源區，來形成沿著與隔離層交叉的方向延伸的溝槽；在溝槽中形成柵極線和在柵極線之上的保護層；通過部分地刻蝕保護層之間的有源區來形成接觸孔；在接觸孔中形成接觸插塞；以及形成與接觸插塞的一部分耦接的可變電阻圖案。

根據本發明的另一個實施例，一種半導體器件包括：可變電阻圖案，所述可變電阻圖案被配置成非易失性地儲存數據；位線，所述位線被配置成將數據傳遞到可變電阻圖案或從可變電阻圖案傳遞數據；字線，所述字線被配置成控制位線與可變電阻圖案之間的數據傳遞，所述字線包括位于半導體襯底的頂表面之下的水平處的掩埋的柵極線；以及源極線，所述源極線被配置成將操作電壓供應給可變電阻圖案，其中，字線與可變電阻圖案之間的物理距離里比字線與位線之間的物理距離短。

附圖說明

圖1是說明現有的可變電阻存儲器件的布局的平面圖。

圖2A至圖2D是解釋用于制造現有的可變電阻存儲器件的方法的截面圖。

圖3是說明根據本發明的一個實施例的可變電阻存儲器件的布局的平面圖。