[發明專利]硅通孔陣列結構的射頻模型方法

有效

• 申請號: 201210362613.0
• 申請日: 2012-09-25
• 公開（公告）號: CN103678750A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 黃景豐
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體集成電路的模型方法，特別是涉及一種硅通孔陣列結構的射頻模型方法。

背景技術

硅通孔（Through?Si?via，TSV）工藝是一種新興的集成電路制作工藝，如圖1所示，是現有硅通孔的結構照片；將制作在硅片101上表面的電路通過硅通孔102中填充的金屬連接至硅片101背面并和形成于硅片101背面金屬層103連接，從而將硅片101上表面的電路從硅片101的背面引出。硅通孔工藝結合三維封裝工藝，使得IC布局從傳統二維并排排列發展到更先進三維堆疊，這樣元件封裝更為緊湊，通過縮短芯片引線距離，可以極大的提高電路的頻率特性和功率特性。硅通孔工藝應用廣泛，適合用作多方面器件性能提升。如將其用于無線局域網與手機中功率放大器，將極大的提高電路的頻率特性和功率特性。

硅通孔的引入會產生寄生電感和寄生電阻，如圖2所示，是現有硅通孔的射頻模型方法的射頻模型，該射頻模型一般只適用于塊狀結構的硅通孔，塊狀結構的硅通孔為一個個的孤立的結構，各硅通孔之間距離遠，沒有互相影響，射頻模型包括：

硅通孔的寄生電阻R和一寄生電感L，寄生電阻R和寄生電感L串聯在硅通孔的上端口和下端口之間。

在上端口位置處硅通孔和襯底之間的寄生電容C和寄生電感G、在下端口位置處硅通孔和襯底之間的寄生電容C和寄生電感G。上下端口處的寄生電容C和寄生電感G分別并聯在上下端口和地之間。

如圖3A所示，是采用如圖2所示的射頻模型得到的電感和頻率的關系曲線；如圖3B所示，是采用如圖2所示的射頻模型得到的電阻和頻率的關系曲線。圖3A和圖3B的曲線能和塊狀結構的硅通孔的電感和電阻的頻率特征符合的很好。

但是硅通孔實際應用中，并僅僅局限于塊狀結構，還包括在俯視面上，硅通孔成條形結構，且多個條形硅通孔組合成陣列結構的情形。對于硅通孔陣列結構，由于各鄰近的條形硅通孔之間會產生相互影響，采用圖2中的射頻模型是無法模擬硅通孔陣列結構的高頻特性的。

發明內容

本發明所要解決的技術問題是提供一種硅通孔陣列結構的射頻模型方法，能很好的表征硅通孔陣列結構的高頻特征，模擬出準確的硅通孔陣列結構的寄生電感、寄生電容與頻率的關系。

為解決上述技術問題，本發明提供的硅通孔陣列結構的射頻模型方法用于建立硅通孔陣列結構的射頻模型，所述硅通孔陣列結構由形成于硅襯底中的多個條形硅通孔組成，所述條形硅通孔為條形硅通孔一，各所述條形硅通孔一等間距的平行排列，各所述條形硅通孔一的長度相等、寬度相等，各所述條形硅通孔一都互相對齊；或者，所述硅通孔陣列結構由形成于硅襯底中的多個條形硅通孔組成，所述條形硅通孔包括多個條形硅通孔一、兩個條形硅通孔二和兩個條形硅通孔三，各所述條形硅通孔一等間距的平行排列，各所述條形硅通孔一的長度相等、寬度相等，各所述條形硅通孔一都互相對齊，所述條形硅通孔二和所述條形硅通孔三環繞于由所述條形硅通孔一組成的平行排列結構的外側，且所述條形硅通孔二和所述條形硅通孔一平行、且所述條形硅通孔二的長度大于所述條形硅通孔一的長度，所述條形硅通孔三和所述條形硅通孔一垂直、且所述條形硅通孔三的長度大于由所述條形硅通孔一組成的平行排列結構的長度，所述條形硅通孔二和所述條形硅通孔三的寬度和所述條形硅通孔一的寬度相同。所述射頻模型包括：

兩個端口，端口一表示各所述條形硅通孔的上端、端口二表示各所述條形硅通孔的下端；所有所述條形硅通孔的上端都連接在一起、所有所述條形硅通孔的下端都連接在一起。

第一電感元件和第二電感元件，用于表征所述硅通孔陣列結構的所形成的兩個寄生電感；所述第一電感元件和所述第二電感元件之間存在互感，互感系數為K。

第一耦合電容元件和第二耦合電容元件，所述第一耦合電容元件用于表征所述硅通孔陣列結構的靠近所述端口一的位置處的耦合電容，所述第二耦合電容元件用于表征所述硅通孔陣列結構的靠近所述端口二的位置處的耦合電容。

兩個階梯電阻與電感網絡，用于表征所述硅通孔陣列結構的的條形硅通孔的寄生電阻和趨膚效應；第一階梯電阻與電感網絡是由N級子電路并聯而成、每一級子電路由一個子電阻和子電感串聯而成，第二階梯電阻與電感網絡是由N級子電路并聯而成、每一級子電路由一個子電阻和子電感串聯而成，N大于等于2。