[發明專利]選擇時鐘的方法和電路板

有效

• 申請號: 201210361384.0
• 申請日: 2012-09-25
• 公開（公告）號: CN102902299A
• 公開（公告）日: 2013-01-30
• 發明（設計）人: 戎易弓
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F1/04
• 分類號: G06F1/04;G06F1/16
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 王麗

技術領域

本發明涉及計算機技術領域，特別涉及一種選擇時鐘的方法和電路板。

背景技術

隨著計算機技術的發展，對計算機的計算能力的要求也越來越高，通過多個CPU（Central?Processing?Unit，中央處理器）系統的級聯實現計算機計算能力的提高，已經成為提高計算機計算能力的主流方法。目前，主要是將2個CPU系統級聯為1個新CPU系統，在將2個CPU系統級聯時，可以是將1個單CPU系統（該系統中只包括1個CPU）與1個單CPU系統級聯、將1個單CPU系統與1個多CPU系統（該系統中包括多個CPU）級聯、將1個多CPU系統與1個多CPU系統級聯。不管是單CPU系統還是多CPU系統，每個CPU系統中都有1個時鐘，在將2個CPU系統級聯為1個新CPU系統時，為了保證新CPU系統的同步，需要在2個時鐘中選擇1個時鐘作為新CPU系統的時鐘，為新CPU系統提供時鐘信號。

目前，在為2個CPU系統級聯的新CPU系統選擇時鐘時，采用下面的方法：在每個CPU系統中設置1個MUX(Multiplexer，多路選擇器)功能緩沖器（BUFFER）和CPLD（Complex?Programmable?Logic?Device，復雜可編程邏輯器件）控制器，將MUX功能緩沖器的一個輸入連接到其所在的CPU系統中的時鐘上，將MUX功能緩沖器的另一個輸入連接到另一個CPU系統中的時鐘上，在新CPU系統啟動時，通過CPLD控制器判斷組成新CPU系統的2個CPU系統中哪個CPU系統先啟動，哪個CPU系統先啟動，則CPLD控制器控制MUX功能緩沖器選擇使用哪個系統的時鐘作為新CPU系統的時鐘，為新CPU系統提供時鐘信號。

然而，在實現本發明的過程中，發明人發現現有技術至少存在以下問題：

兩個MUX功能緩沖器之間會存在差異性，會引入不同的附加抖動和干擾，而CPU對于時鐘質量要求非常高，附加抖動可能會導致CPU工作不穩定。需要使用MUX功能緩沖器和CPLD控制器，增加了系統成本。MUX功能緩沖器只能實現二選一，不能實現多個CPU系統級聯為一個新CPU系統。

發明內容

為了解決現有技術的問題，本發明實施例提供了一種選擇時鐘的方法和電路板。所述技術方案如下：

一種選擇時鐘的方法，將N個CPU系統級聯為1個新CPU系統時，其中，N為大于等于2的自然數，所述方法包括：

從所述N個CPU系統中選出1個CPU系統，選出的CPU系統用于為所述新CPU系統提供時鐘；

將選出的CPU系統的時鐘，分別連接到所述N個CPU系統中每個CPU系統的CPU上。

一種選擇時鐘的電路板，所述電路板包括：第一槽位和N個第二槽位，其中，N為大于等于2的自然數；

所述第一槽位，用于接入從N個CPU系統中選出的CPU系統的時鐘，并將接入的時鐘，分別連接到與所述N個CPU系統中每個CPU系統分別對應的第二槽位中，其中，選出的CPU系統用于為由所述N個CPU系統級聯為的新CPU系統提供時鐘；

所述N個第二槽位，用于分別連接到與所述N個第二槽位中每個第二槽位分別對應的每個CPU系統的CPU上。

本發明實施例提供的技術方案的有益效果是：

通過將從N個CPU系統中選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上，即可實現為新CPU系統中每個CPU系統的CPU提供統一的時鐘，不需要設置MUX功能緩沖器，消除了MUX功能緩沖器帶來的附加抖動和干擾，優化了時鐘質量，使得CPU工作穩定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個CPU系統級聯為的新CPU系統選擇時鐘，解決了MUX功能緩沖器只能二選一的限制，提高了系統擴展性能。

附圖說明

圖1是本發明實施例1提供的一種選擇時鐘的方法流程圖；

圖2是本發明實施例2提供的一種選擇時鐘的示例圖；

圖3是本發明實施例2提供的一種選擇時鐘的方法流程圖；

圖4是本發明實施例3提供的一種選擇時鐘的示例圖；

圖5是本發明實施例3提供的一種選擇時鐘的方法流程圖；

圖6是本發明實施例4提供的一種選擇時鐘的電路板結構示意圖；

圖7是本發明實施例4提供的另一種選擇時鐘的電路板結構示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。

實施例1