[發(fā)明專利]芯片封裝基板和結(jié)構(gòu)及其制作方法

有效

• 申請?zhí)枺?/td>: 201210360263.4
• 申請日: 2012-09-25
• 公開（公告）號(hào): CN103681559B
• 公開（公告）日: 2016-11-09
• 發(fā)明（設(shè)計(jì)）人: 許詩濱;周鄂東;蕭志忍
• 申請（專利權(quán)）人: 宏啟勝精密電子(秦皇島)有限公司;臻鼎科技股份有限公司
• 主分類號(hào): H01L23/488
• 分類號(hào): H01L23/488;H01L23/00;H01L21/48;H01L21/60
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及電路板制作領(lǐng)域，尤其涉及一種芯片封裝基板和芯片封裝結(jié)構(gòu)及該芯片封裝基板和芯片封裝結(jié)構(gòu)的制作方法。

背景技術(shù)

芯片封裝基板可為芯片提供電連接、保護(hù)、支撐、散熱、組裝等功效，以實(shí)現(xiàn)多引腳化，縮小封裝產(chǎn)品體積、改善電性能及散熱性、超高密度或多芯片模塊化的目的。

現(xiàn)有技術(shù)的多層芯片封裝基板是由一核心板及對(duì)稱形成在其兩側(cè)的線路增層結(jié)構(gòu)所組成，但因使用核心板將導(dǎo)致長度及整體結(jié)構(gòu)厚度增加，所以難以滿足電子產(chǎn)品功能不斷提升且體積卻不斷縮小的需求。

發(fā)明內(nèi)容

因此，有必要提供一種厚度較小的芯片封裝基板和結(jié)構(gòu)及其制作方法。

一種芯片封裝基板的制作方法，包括步驟：依次堆疊并壓合第一支撐板、第一膠片及第二支撐板，得到承載基板；依次堆疊并壓合該第四銅箔、第三膠片、第三銅箔、第二膠片、該承載基板、第四膠片、第五銅箔、第五膠片及第六銅箔；將第四銅箔層制作形成第一導(dǎo)電線路層，將第六銅箔制作形成第二導(dǎo)電線路層；在該第一導(dǎo)電線路層上依次壓合第六膠片和第七銅箔，在該第二導(dǎo)電線路層上依次壓合第七膠片和第八銅箔，形成第一多層基板；在該第一支撐板與第二支撐板之間對(duì)該第一多層基板進(jìn)行分割，并去除該第一銅箔基板、第二膠片、第二銅箔基板及第四膠片，得到相互分離的第二多層基板和第三多層基板；在該第七銅箔和第六膠片內(nèi)形成多個(gè)第一導(dǎo)電盲孔，在該第三銅箔和第三膠片內(nèi)形成多個(gè)第二導(dǎo)電盲孔，并在第七銅箔和第三銅箔的其中一側(cè)制作形成第三導(dǎo)電線路層，另一側(cè)制作形成多個(gè)導(dǎo)電接點(diǎn)，該第三導(dǎo)電線路層與該第一導(dǎo)電線路層通過第一導(dǎo)電盲孔相互電導(dǎo)通，該多個(gè)導(dǎo)電接點(diǎn)與該第一導(dǎo)電線路層通過該多個(gè)第二導(dǎo)電盲孔相互電導(dǎo)通；及在第三導(dǎo)電線路層上形成第一防焊層，該第一防焊層部分覆蓋該第三導(dǎo)電線路層，從該第一防焊層露出的第三導(dǎo)電線路層構(gòu)成多個(gè)電性接觸墊，從而形成芯片封裝基板。

一種芯片封裝基板，包括第三膠片、第六膠片、第一導(dǎo)電線路層、第三導(dǎo)電線路層、第一防焊層及多個(gè)導(dǎo)電接點(diǎn)。該第六膠片粘接于該第三膠片的一表面。該第一導(dǎo)電線路層形成于該第三膠片相鄰于該第六膠片的表面，且該第一導(dǎo)電線路層嵌設(shè)于該第六膠片的表面內(nèi)。該第三導(dǎo)電線路層形成于該第六膠片的遠(yuǎn)離該第一導(dǎo)電線路層的表面，該第三導(dǎo)電線路層通過形成于該第六膠片內(nèi)的第一導(dǎo)電盲孔電連接于該第一導(dǎo)電線路層，該第一導(dǎo)電盲孔為電鍍銅層。該第一防焊層形成于該第三導(dǎo)電線路層上，該第一防焊層覆蓋從該第三導(dǎo)電線路層露出的第六膠片的表面并部分覆蓋該第三導(dǎo)電線路層，從該第一防焊層露出的第三導(dǎo)電線路層構(gòu)成多個(gè)電性接觸墊。該多個(gè)導(dǎo)電接點(diǎn)形成于該第三膠片的遠(yuǎn)離該第一導(dǎo)電線路層的表面，該多個(gè)導(dǎo)電接點(diǎn)通過形成于該第三膠片的多個(gè)第二導(dǎo)電盲孔電連接于該第一導(dǎo)電線路層，該第二導(dǎo)電盲孔為電鍍銅層。

一種芯片封裝結(jié)構(gòu)的制作方法，包括步驟：提供如上所述的芯片封裝基板；及將芯片封裝于該芯片封裝基板的第一防焊層側(cè)，并使芯片與該多個(gè)電性接觸墊電導(dǎo)通，從而形成芯片封裝結(jié)構(gòu)。

一種芯片封裝結(jié)構(gòu)，包括如上所述的芯片封裝基板及芯片，該芯片封裝于該芯片封裝基板的第一防焊層一側(cè)，并與該多個(gè)電性接觸墊電連接。

相對(duì)于現(xiàn)有技術(shù)，該芯片封裝結(jié)構(gòu)的芯片封裝基板為具有三個(gè)銅層即第三導(dǎo)電線路層、第一導(dǎo)電線路層和多個(gè)導(dǎo)電接點(diǎn)的封裝基板，相鄰銅層之間通過膠片粘接，即該芯片封裝基板為無核心板的封裝基板，可降低芯片封裝基板的整體厚度及芯片封裝結(jié)構(gòu)的整體厚度。

附圖說明

圖1是本發(fā)明實(shí)施例提供的第一銅箔基板、第二銅箔基板、第一銅箔、第二銅箔及第一膠片的分解剖視圖。

圖2是圖1中的各層依次堆疊后得到承載基板的剖視圖。

圖3是依次堆疊并壓合第四銅箔、第三膠片、第三銅箔、第二膠片、圖2中的承載基板、第四膠片、第五銅箔、第五膠片及第六銅箔后的剖視圖。

圖4是在圖3的多層結(jié)構(gòu)的兩外層銅箔上分別形成光致抗蝕劑圖形后的剖視圖。

圖5是圖4中的兩外層銅箔根據(jù)光致抗蝕劑圖形分別形成第一導(dǎo)電線路層和第二導(dǎo)電線路層后的剖視圖。

圖6是在圖5的第一導(dǎo)電線路層上依次壓合第六膠片和第七銅箔及在第二導(dǎo)電線路層上依次壓合第七膠片和第八銅箔后形成第一多層基板的剖視圖。

圖7是切割圖6的第一多層基板形成第二多層基板和第三多層基板的剖面圖。

圖8是將圖7的第一多層基板的第六膠片和第七銅箔內(nèi)形成第一孔及將第三銅箔和第三膠片內(nèi)形成第二孔后的剖視圖。

圖9是圖8中的第一多層基板進(jìn)行全板鍍銅后的剖視圖。