[發(fā)明專(zhuān)利]用于消除顯示器關(guān)機(jī)殘影的電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210357277.0
• 申請(qǐng)日: 2012-09-21
• 公開(kāi)（公告）號(hào): CN102855839A
• 公開(kāi)（公告）日: 2013-01-02
• 發(fā)明（設(shè)計(jì)）人: 梁恒鎮(zhèn);楊鈺婷
• 申請(qǐng)（專(zhuān)利權(quán)）人: 京東方科技集團(tuán)股份有限公司;合肥京東方光電科技有限公司
• 主分類(lèi)號(hào): G09G3/20
• 分類(lèi)號(hào): G09G3/20;G09G3/36
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩

1.一種用于消除顯示器關(guān)機(jī)殘影的電路，其特征在于，包括多級(jí)分時(shí)電路，每級(jí)分時(shí)電路包括：比較器、MOS管、第一電阻、第二電阻、第三電阻以及電容，其中，第一電阻的第一端作為該級(jí)分時(shí)電路的第一輸入端，第二端作為該級(jí)分時(shí)電路的輸出端；第二電阻的第一端與第三電阻的第二端連接，第二電阻的第二端作為該級(jí)分時(shí)電路第二輸入端，第三電阻的第一端接地；比較器的同相端或反相端與電容的第二端以及第三電阻的第二端連接，比較器的反相端或同相端連接該級(jí)分時(shí)電路的參考電壓，比較器的輸出端連接MOS管的柵極，MOS管的漏極連接第一電阻的第二端；電容的第一端接地；且每一級(jí)分時(shí)電路中比較器的反相端連接在一起，同相端也連接在一起，每一級(jí)分時(shí)電路的第一輸入端共用，第二輸入端也共用。

2.如權(quán)利要求1所述的電路，其特征在于，對(duì)于每一級(jí)分時(shí)電路，當(dāng)所述MOS管為N型MOSFET管，比較器的同相端與電容的第二端以及第三電阻的第二端連接；當(dāng)所述MOS管為P型MOSFET管，比較器的反相端與電容的第二端以及第三電阻的第二端連接。

3.如權(quán)利要求1所述的電路，其特征在于，對(duì)于每一級(jí)分時(shí)電路，所述第一輸入端輸入固定的預(yù)設(shè)電壓，所述第二輸入端輸入從大到小變化的電壓。

4.如權(quán)利要求3所述的電路，其特征在于，第二電阻與第三電阻滿(mǎn)足如下關(guān)系：

R3_i/（R2_i+R3_i）*V_i=VREF

其中，R2_i表示第i級(jí)分時(shí)電路的第二電阻，R3_i表示第i級(jí)分時(shí)電路的第三電阻；VREF表示第i級(jí)分時(shí)電路的參考電壓；V_i為預(yù)設(shè)值，i為正整數(shù)，且i大于1。

5.如權(quán)利要求4所述的電路，其特征在于，當(dāng)有兩級(jí)分時(shí)電路時(shí)，V₁為4.0V，V₂為3.7V，所述第一輸入端輸入的電壓為3.3V。

6.如權(quán)利要求3所述的電路，其特征在于，所述第二輸入端的電壓滿(mǎn)足以下條件：

VIN>Vi>V(i-1)>…>V1>VREF

其中，VIN表示所述第二輸入端的電壓，VREF表示第i級(jí)分時(shí)電路的參考電壓，Vi表示第i級(jí)分時(shí)電路中，第二電阻與第三電阻之間節(jié)點(diǎn)的電壓，i為正整數(shù)，且i大于1。

7.如權(quán)利要求3所述的電路，其特征在于，第i級(jí)分時(shí)電路的輸出端XONi相對(duì)于第i-1級(jí)分時(shí)電路的輸出端XON(i-1)輸出高電平的延遲時(shí)間Δt同時(shí)滿(mǎn)足以下三個(gè)條件：

第一、Δt小于在XON(i-1)輸出高電平后VIN維持在大于所述第一輸入端電壓的那段時(shí)間；

第二、Δt大于顯示器第一次關(guān)機(jī)所產(chǎn)生的瞬時(shí)電流的持續(xù)時(shí)間；

第三、Δt<33.3ms；

其中，VIN表示所述第二輸入端。

8.如權(quán)利要求7所述的電路，其特征在于，100μs<Δt<5ms。

9.如權(quán)利要求1~8中任一項(xiàng)所述的電路，其特征在于，對(duì)于每一級(jí)分時(shí)電路，MOSFET管的源極和襯底均接地。