[發(fā)明專利]一種用于銅互連的合金抗銅擴(kuò)散阻擋層及其制造方法

無效

• 申請?zhí)枺?/td>: 201210356083.9
• 申請日: 2012-09-24
• 公開（公告）號: CN102881677A
• 公開（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 孫清清;房潤辰;張衛(wèi);王鵬飛;周鵬
• 申請（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種用于抗銅擴(kuò)散阻擋層及其制造方法。

背景技術(shù)

銅互連技術(shù)指在半導(dǎo)體集成電路互連層的制作中采用銅金屬材料取代傳統(tǒng)鋁金屬互連材料的新型半導(dǎo)體制造工藝技術(shù)。傳統(tǒng)的銅互連結(jié)構(gòu)如圖1所示，包括在半導(dǎo)體基底10上形成的低介電常數(shù)介質(zhì)層11，在低介電常數(shù)介質(zhì)層11中形成有互連通孔，覆蓋所述互連通孔的底壁和側(cè)壁形成有抗銅擴(kuò)散阻擋層12，在所述互連通孔內(nèi)所述抗銅擴(kuò)散阻擋層12之上形成有銅互連線13，在銅互連線13之上還形成有氮化硅薄膜作為刻蝕阻擋層以及同一層銅互連線的絕緣。如上所述，在集成電路中采用銅互連結(jié)構(gòu)，必須使用擴(kuò)散阻擋層來增強(qiáng)熱穩(wěn)定性和提高結(jié)合力，以防止漏電等一些列問題的發(fā)生。

隨著半導(dǎo)體器件尺寸的不斷縮小，擴(kuò)散阻擋層材料起著越來越關(guān)鍵的作用，因此在現(xiàn)代銅互連集成電路中，擴(kuò)散阻擋層材料的選擇以及擴(kuò)散阻擋層的微結(jié)構(gòu)在保護(hù)工作器件免受銅毒害方面的作用越來越重要。目前，在0.13μm技術(shù)節(jié)點(diǎn)中，Ta/TaN雙層擴(kuò)散阻擋層已經(jīng)被成功應(yīng)用于銅互連當(dāng)中用作擴(kuò)散阻擋層。然而，隨著技術(shù)節(jié)點(diǎn)的不斷縮小，從90nm工藝到現(xiàn)在的22nm工藝技術(shù)節(jié)點(diǎn)，Ta/TaN雙層阻擋層已經(jīng)開始面臨很多的問題，特別是等比例縮小的問題以及在Ta表面銅生長時會形成島狀等。目前一般使用物理汽相沉積（PVD）工藝來淀積擴(kuò)散阻擋層，但是這種工藝比較難掌握，生長好的擴(kuò)散阻擋層的一致性和致密性比較差，擴(kuò)散阻擋層在制備好之后需要進(jìn)行熱退火才能具有良好的接觸，然后退火會給已經(jīng)制作好的器件帶來熱損傷以及負(fù)面影響，同時，在擴(kuò)散阻擋層生長好之后，仍然需要在表面再淀積一層銅籽晶才能進(jìn)行金屬銅的電鍍，工藝過程復(fù)雜。

發(fā)明內(nèi)容

本發(fā)明的目的在于提出一種工藝簡單、一致性和致密性好的擴(kuò)散阻擋層，在簡化工藝過程的同時還可以增強(qiáng)擴(kuò)散阻擋層的性能。

本發(fā)明提出的一種用于銅互連的合金抗銅擴(kuò)散阻擋層，所述的合金為鈷釕合金、釕鉭合金、鈷鉭合金、釕鎢合金或鎢鉭合金。

本發(fā)明還提出了所述用于銅互連的合金抗銅擴(kuò)散阻擋層的制造方法，包括：

在提供的半導(dǎo)體基底表面生長第一層絕緣薄膜；

刻蝕所述第一層絕緣薄膜形成互連通孔；

將所形成的芯片放入原子層淀積設(shè)備中，并將第一種金屬的金屬源及其還原劑源和第二種金屬的金屬源及其還原劑源依次通入到原子層淀積設(shè)備中，采用原子層淀積工藝在所形成的互連通孔的底壁和側(cè)壁以及所述第一層絕緣薄膜的表面生長一層由第一種金屬和第二種金屬構(gòu)成的合金抗銅擴(kuò)散阻擋層。

如上所述的用于銅互連的合金抗銅擴(kuò)散阻擋層的制造方法，由所述第一種金屬和所述第二種金屬形成的合金可以為鈷釕合金、釕鉭合金、鈷鉭合金、釕鎢合金或者為鎢鉭合金。

本發(fā)明所提出的合金抗銅擴(kuò)散阻擋層具有以下優(yōu)點(diǎn)：

1.原子層淀積技術(shù)生長合金薄膜的工藝比較簡單，用于形成合金的源比較容易獲得，而且工藝溫度適宜，對已經(jīng)制造好的器件和互連電路不會造成過大的影響。

2.原子層淀積技術(shù)生長的合金薄膜具有良好的一致性和致密性，不需要退火即可擁有合金的特性。

3.合金與銅的粘附特性較好，不需要生長一層籽晶銅就可以在合金抗銅擴(kuò)散阻擋層上直接電鍍金屬銅，這樣可以簡化工藝步驟，而且不會對之后的銅互連金屬的生長帶來影響。此外，合金能夠有效的阻止銅在介質(zhì)中的擴(kuò)散，可以有效的防止芯片的漏電。

附圖說明

圖1為傳統(tǒng)技術(shù)的銅互連結(jié)構(gòu)的截面圖。

圖2-圖7為在前道銅互連上用原子層淀積技術(shù)生長鈷釕合金抗銅擴(kuò)散阻擋層的一個實(shí)施例的工藝流程圖。

具體實(shí)施方式

下面結(jié)合附圖與具體實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明，在圖中，為了方便說明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。盡管這些圖并不能完全準(zhǔn)確的反映出器件的實(shí)際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置，特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。

本發(fā)明所提出的抗銅擴(kuò)散阻擋層為合金抗銅擴(kuò)散阻擋層，所述的合金可以為鈷釕合金、釕鉭合金、鈷鉭合金、釕鎢合金或者為鎢鉭合金。

本發(fā)明所提出的用于銅互連的合金抗銅擴(kuò)散阻擋層可以應(yīng)用于不同的銅互連結(jié)構(gòu)中，以下所敘述的是本發(fā)明所公開的在前道銅互連上用原子層淀積技術(shù)生長合金抗銅擴(kuò)散阻擋層的一個實(shí)施例。

如圖2所示，首先在提供的半導(dǎo)體基底200的表面生長低介電常數(shù)介質(zhì)層201，之后在低介電常數(shù)介質(zhì)層201之上旋涂光刻膠301并掩模、曝光、顯影定義出互連通孔的位置。