[發明專利]將內插分頻器用作數控振蕩器的PLL

有效

• 申請號: 201210355871.6
• 申請日: 2012-09-21
• 公開（公告）號: CN103023495A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 原須磨;亞當·B·埃德勒格;傅卓;詹姆士·E·威爾森
• 申請（專利權）人: 硅谷實驗室公司
• 主分類號: H03L7/18
• 分類號: H03L7/18;H03L7/099
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李敬文

技術領域

本發明涉及時鐘信號生成處理，尤其涉及的是使用具有內插分頻器的鎖相環來產生時鐘信號。

背景技術

高速的高端口密度聯網應用需要多個抖動衰減鎖相環(PLL)。此類設備的市場包括10吉比特、50吉比特以及100吉比特的電信/數據通信基礎架構。然而，如果將多個PLL置于單個集成電路，那么有可能導致使用大量硅面積，在PLL使用LC壓控振蕩器的情況下尤為如此。此外，頻率接近的LC振蕩器可能會存在串擾問題。

發明內容

相應地，在這里描述的一個或多個實施方式中解決了基于LC振蕩器的PLL的至少一些缺陷。

一個實施方式包括：一種內插分頻器，其被配置成接收第一輸入信號并且提供依照分頻比分頻的輸出信號。一個相位檢測器與對應于內插分頻器的輸出信號的反饋信號相耦合，并且所述相位檢測器與第二輸入信號相耦合。該相位檢測器提供了一個對應于第二輸入信號與反饋信號之間的差值的相位誤差。環路濾波器接收所述相位誤差，并且提供一個在產生分頻比的過程中使用的經過濾波的相位誤差。

在另一個實施方式中，所提供的是一個PLL，其中所述PLL包括與反饋信號以及輸入信號相耦合的相位檢測器，該相位檢測器被配置成提供一個對應于輸入信號與反饋信號之間的差值的相位檢測器輸出信號。一個環路濾波器被耦合成接收相位檢測器輸出信號，并且提供環路濾波器輸出信號。一個數控內插分頻器與環路濾波器輸出信號以及基準時鐘信號相耦合，其對分頻比信號做出響應，以便提供分頻的基準時鐘信號作為內插分頻器輸出信號，所述分頻比是用環路濾波器輸出信號確定的。一個反饋分頻器被耦合成拆分內插分頻器輸出信號，并且提供反饋信號。

在另一個實施方式中，所提供的是一種方法，包括：在內插分頻器上接收基準時鐘信號，在內插分頻器中產生內插分頻器輸出信號，其中該信號是依照提供給內插分頻器的分頻比確定的分頻基準時鐘信號。該方法還包括：確定來自內插分頻器的反饋信號與輸入時鐘信號之間的相位差，以及使用該相位差來調整內插分頻器使用的分頻比。

附圖說明

通過參考附圖，本領域技術人員可以更好地理解本發明，并且可以清楚了解本發明的眾多目標、特征和優點。

圖1示出的是包含內插分頻器的PLL。

圖2示出的是例示內插分頻器的附加細節。

圖3示出的是根據相位誤差來調節分頻比的實施例。

圖4示出的是根據一個實施例的多通道PLL。

在不同的圖中使用了相同的參考符號來注釋相似或相同的項目。

具體實施方式

圖1示出的是一個由PLL?100引入內插分頻器101作為數控振蕩器(DCO)的實施例。內插分頻器101包括分頻器和相位插值器103以及控制部件105，并且在這里將會對它們進行更詳細的描述。內插分頻器101依照分頻比106來對輸入信號104進行分頻，并且提供一個輸出信號107。內插分頻器的輸出107被提供給PLL?100的反饋分頻器109。該反饋分頻器供給的是相位檢測器111。應該指出的是，雖然在圖1中顯示了反饋分頻器，但所述反饋分頻器在其他實施例中是可以省略的，在這種情況下，內插分頻器的輸出直接耦合到相位檢測器。相位檢測器還接收輸入信號CLLIN，并且所述PLL被設計成了鎖定于該輸入信號。相位檢測器向環路濾波器115提供一個反映了CLKIN信號與反饋信號之間的差值的相位誤差信號，其中在一個實施例中，所述環路濾波器是一個全數字環路濾波器。環路濾波器通常被配置成低通濾波器。經過濾波的相位誤差信號則用于產生供內插分頻器的控制部件105使用的分頻比。

內插分頻器接收來自基準鎖相環路117的輸入信號104。所述基準PLL?117可以從一個晶體振蕩器119接收其輸入信號。在其他實施例中，該基準PLL可以改為MEMS振蕩器或其他頻率源。

參考圖2，該圖示出的是一個可用于內插分頻器101的例示內插分頻器。該分頻器包括一個提供了多模分頻能力的分數N分頻器202，其中所述分頻器將會接收輸入時鐘104。在一個實施例中，一階增量累加調制器225接收包含了整數部分(INT)和分布部分(M/N)的分頻比，其中M和N是整數并且M＜N。應該指出的是，該分頻比可以是與引入所述分數的整數部分一起接收的，即M＞N。