[發明專利]合成孔徑雷達回波模擬器及回波模擬處理方法

有效

• 申請號: 201210353283.9
• 申請日: 2012-09-21
• 公開（公告）號: CN102866390A
• 公開（公告）日: 2013-01-09
• 發明（設計）人: 鄭侃;宗竹林;易勇軍;張順生;張軍
• 申請（專利權）人: 電子科技大學
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 詹福五

技術領域

本發明屬于雷達信號處理技術領域，特別是一種基于現場可編程門陣列(FPGA)的合成孔徑雷達(SAR)回波模擬器及SAR回波模擬處理方法。

背景技術

合成孔徑雷達(Synthetic?Aperture?Radar，SAR)是一種高分辨率微波成像雷達，自上世紀50年代問世以來，至今已獲得飛躍式的發展。為了評估SAR系統的各項指標，需要大量的原始回波數據，若這些數據通過真實的機載SAR和星載SAR來獲得，其代價將非常巨大，因此通過回波模擬的方法來獲得所需要的原始回波數據是解決這一問題的重要手段。

西安電子科技大學的王虹現等提出了一種“基于FPGA的SAR回波仿真快速實現方法”(《系統工程與電子技術》，2010，Vol.32)，該方法采用4個現場可編程門陣列（FPGA）作為主處理芯片，每個FPGA芯片都分別外接了1GB的第二代雙倍數率同步動態隨機存儲器(DDR)。各FPGA芯片之間通過高速低壓差分信號(LVDS)兩兩互聯。并采用如圖1的流程對SAR回波進行仿真模擬。該技術僅需8s即能完成1000×1000點場景6144次回波仿真，雖然比傳統的PC機模擬的速度提高了數千倍，但該方法的流程是每個回波脈沖需等全場景等效散射系數確定、系統沖擊響應FFT、發射信號FFT并對兩者結果相乘、然后再進行IFFT后，才能開始下一個回波脈沖的處理，因而只能實現1km×1km左右小場景回波的快速模擬，而無法實現更大場景回波的模擬及回波的回放；此外，由于該方法采用的回波模擬裝置是由4片FPGA通過高速低壓差分信號(LVDS)兩兩互聯、且每片FPGA還需分別配置一DDR，因此不但系統結構復雜、且數據的交互煩瑣，其工作的可靠性亦差。因而，該方法存在所采用回波模擬裝置系統結構復雜，數據的交互煩瑣、其處理量小，可靠性亦差，只能實現小場景回波的模擬、且其模擬速度仍較慢，而且不能用于對大場景回波的模擬及回波的回放輸出等弊病。

發明內容

本發明的目的是針對背景技術中存在的缺陷，研究設計一種合成孔徑雷達回波模擬器及回波模擬處理方法，以達到在簡化系統結構、提高其可靠性的基礎上不但可有效提高SAR小場景回波信號的模擬速度、實現小場景回波的實時模擬，而且還可用于對大場景回波信號的模擬及回波信號的回放輸出等目的。

本發明的技術方案是在回波模擬器的結構上采用單片FPGA+單片DDR、以簡化其系統結構，減少系統內數據的交互環節，同時增設一數據記錄儀以有效提高回波模擬器對回波數據的處理量、以在回波模擬處理過程實現流水線作業及增加回波信號的回放輸出功能；本發明即以此實現其發明目的。因而，本發明回波模擬器包括FPGA信號處理芯片，同步動態隨機存儲器(DDR)，電源模塊，關鍵在于該回波模擬器還包括上位機，網絡接口模塊，數模轉換(D／A)模塊，高速接口模塊及數據記錄儀；而FPGA信號處理芯片則為一片內部含以太網控制單元、RAM單元、回波生成單元、D／A控制單元、內存控制單元及高速接口（CPCI）控制單元在內的FPGA信號處理芯片；FPGA信號處理芯片內的RAM單元與以太網控制單元連接，回波生成單元則分別與RAM單元、高速接口（CPCI）控制單元、內存控制單元及D／A控制單元連接；而FPGA信號處理芯片則通過以太網控制單元及網絡接口模塊與上位機連接，通過內存控制單元與同步動態隨機存儲器(DDR)連接，通過高速接口（CPCI）控制單元與高速接口模塊連接，通過D／A控制單元與數模轉換(D／A)模塊連接；高速接口模塊同時又與數據記錄儀連接，電源模塊則對相應的芯片和模塊的提供電源。

上述D／A模塊包括兩片D／A芯片，用于將FPGA信號處理模塊輸入的IQ兩路SAR回波數字信號變換為模擬信號輸出。所述高速接口模塊包括一個緊湊型外設組件互連標準(CPCI)高速接口，通過背板與數據記錄儀相連的可將生成的回波信號高速傳輸給數據記錄儀進行儲存及從數據記錄儀中讀出儲存的回波信號進行實時回放的高速接口模塊。而所述電源模塊為電壓芯片PTH05010W和TPS51100；TPS51100輸出1.8V電壓為DDR供電、PTH05010W共輸出三組電壓，其中2.5V和1.0V兩組電壓為FPGA信號處理模塊供電、3.3V為網絡接口模塊及數模轉換(D/A)模塊供電。

本發明合成孔徑雷達回波模擬處理方法、其步驟為：