[發明專利]一種銅互連結構及其制造方法

在審

• 申請號: 201210353040.5
• 申請日: 2012-09-20
• 公開（公告）號: CN102915958A
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 曾紹海
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發明涉及半導體制造技術領域，特別涉及一種銅互連結構及其制造方法。

背景技術

隨著CMOS晶體管尺寸不斷地縮小，在高效率，高密度集成電路中的晶體管數量上升到幾千萬個，這些數量龐大的有源元件的信號集成需要多大十層以上的高密度金屬連線，然而這些金屬互連線帶來的電阻和寄生電容已經成為限制這種高效集成電路的主要因素。因此，半導體工業從原來的鋁互連工藝發展成金屬銅互聯。在當前的銅互連工藝中，作為布線材料的銅具有幾個嚴重的缺點：它可以快速擴散進入并穿過硅襯底和例如二氧化硅的介質膜，擴散進入相鄰的介質區域可導致在兩互連線之間形成導通路徑，產生短路；擴散進入相鄰的硅襯底可導致結漏，從而破壞器件。為了限制銅的擴散，目前，在銅互連形成后，需要在其上形成介質蓋帽層，但由于銅與介質帽蓋層的附著力也很差，仍然會有銅擴散的現象出現，進而使互聯線之間的擊穿電壓降低，引發器件的可靠性問題。

為了解決銅與上覆介質帽蓋的粘附性問題，同時減少銅的電遷移，?業界已經提出了多種金屬帽蓋來覆蓋銅互連，以提高與上覆介質帽蓋的附著力。目前已經提出的最常見的金屬帽蓋材料是CoWP，它采用化學鍍的方法，利用氧化還原反應使金屬離子被還原沉積在基板(銅層)表面。化學鍍CoWP是一種順序工藝，首先包括CuO的清洗，隨后是CoWP的淀積。但是，CuO的清洗工藝以及如何使應用于化學鍍的CoWP溶液一直保持最佳濃度、性能一直以來都是一個較大的難題，它將直接影響到工藝的可重復制造能力；同時化學鍍工藝通常采用甲醛作為還原劑，存在環境污染的問題。

發明內容

本發明的目的在于提供一種用于銅互連結構及其制造方法，解決現有金屬帽蓋與銅粘附性差的問題，減少銅的電遷移，提高銅的溫度依賴擊穿特性（Time?Dependent?Dielectric?Breakdown，TDDB)，在增強器件的可靠性的同時，簡化制備工藝。

為解決上述問題，本發明提供了一種用于銅互連的制造方法，其特征在于，包括：

提供一半導體襯底，所述半導體襯底上形成有介質層；

刻蝕所述介質層，形成暴露襯底的溝槽；

在所述溝槽內沉積擴散阻擋層并填充金屬銅；

去除溝槽外多余的擴散阻擋層及金屬銅；

在所述溝槽上方形成金屬帽蓋，所述金屬帽蓋的材料為CuxSi，覆蓋所述溝槽內金屬銅。

進一步的，所述金屬帽蓋采用等離子增強化學氣相沉積工藝形成。

進一步的，沉積所述金屬帽蓋的工藝溫度是250℃-400℃，

進一步的，沉積所述金屬帽蓋反應氣體為SiH4。

進一步的，所述金屬帽蓋厚度為5nm-10nm。

進一步的，所述溝槽外多余的擴散阻擋層及金屬銅采用化學機械研磨方法去除。

進一步的，所述介質層自下而上依次包括第一刻蝕阻擋層與超低K電介質材料層。

進一步的，在形成金屬帽蓋后，還包括在所述金屬帽蓋及超低k電介質材料上沉積刻蝕第二阻擋層。

為了達到上述目的，本發明還提出一種銅互連結構，包括：

半導體襯底，所述半導體襯底上形成有介質層，所述介質層中形成有溝槽，暴露出所述半導體襯底；

擴散阻擋層，形成在所述溝槽底部及側壁；

金屬銅，填充于所述溝槽內；

CuxSi金屬帽蓋，形成于所述溝槽上方，覆蓋所述溝槽內金屬銅。

進一步的，所述金屬帽蓋厚度為5nm-10nm。

進一步的，所述介質層自下而上依次包括第一刻蝕阻擋層與超低K電介質材料層。

進一步的，所述超低K電介質材料層的材料為SiCOH。

進一步的，所述金屬帽蓋及超低K電介質材料層表面還形成有第二刻蝕阻擋層。

進一步的，所述第第二刻蝕阻擋層材料為SiCN。

進一步的，所述擴散阻擋層材料為氮化鉭、鉭、氮化鈦及鈦中的一種或其組合。

在本發明所提供的銅互連結構和制造方法中，采用CuxSi作為金屬帽蓋，解決了現有技術使用CoWP材料制作金屬帽蓋時與銅粘附性差的問題，減少了銅的電遷移和提高了銅的溫度依賴擊穿特性；本發明使用CuxSi金屬帽蓋取代CoWP工藝，避免了CuO的清洗工藝，不涉及如何使CoWP溶液一直保持特性這項業界難題，同時，由于不需要使用甲醛，避免了環境污染的問題；除此之外，本發明的CuxSi金屬帽蓋制備工藝簡單，且能和業界通用設備兼容，降低了制造成本。

附圖說明