[發明專利]半導體器件及其制造方法

有效

• 申請號: 201210350791.1
• 申請日: 2012-09-19
• 公開（公告）號: CN103681845A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 涂火金
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 羅銀燕

技術領域

本公開涉及半導體器件及其制造方法，尤其涉及具有嵌入式硅鍺（SiGe）源區/漏區的半導體器件及其制造方法。

背景技術

當前，已經廣泛使用嵌入式SiGe源區/漏區結構來提高PMOS器件的性能。更具體而言，例如，在硅（Si）襯底或阱區中形成用于PMOS器件的源區/漏區的凹槽，并在凹槽中形成SiGe材料。由于SiGe的晶格常數大于Si的晶格常數，因此嵌入式SiGe源區/漏區對于PMOS器件的溝道區施加壓應力。這增大了PMOS器件的溝道區的載流子遷移率，從而提高PMOS器件的性能。

在嵌入式SiGe源區/漏區結構中，通常在形成SiGe主體層（bulklayer）之前在凹槽中（即，在凹槽的側壁和底壁上）形成SiGe種子層（seed?layer）。

圖1示出常規上形成在用于源區/漏區的凹槽的側壁和底壁上的SiGe種子層。參見圖1，在半導體器件1000中，在Si襯底100上形成有柵極結構110以及柵極側壁間隔件120，并在Si襯底100中形成有用于源區/漏區的凹槽130。此外，SiGe種子層140形成在凹槽130的側壁和底壁上。

如圖1所示，凹槽130的側壁上的SiGe種子層140的厚度和凹槽130的底壁上的SiGe種子層140的厚度各自基本上是均勻的。然而，由于SiGe種子層140在凹槽側壁的（111）面上的生長速度通常小于SiGe種子層140在凹槽底壁的（100）面上的生長速度，因此，凹槽側壁上的SiGe種子層140的厚度“a”相對較薄，而凹槽底壁上的SiGe種子層140的厚度“b”相對較厚。

SiGe種子層例如可以兼有用作形成SiGe主體層的種子以及阻擋諸如硼（B）的元素的擴散的功能。因此，在凹槽側壁上的SiGe種子層的厚度“a”相對較薄時，通常會導致無法有效地阻擋諸如硼的元素的擴散的問題。這使PMOS器件的性能劣化。

此外，在凹槽底壁上的SiGe種子層的厚度“b”相對較厚時，通常另外還會導致在給定凹槽深度的情況下嵌入到凹槽中的SiGe主體層的厚度減小、從而對溝道區施加的壓應力減小的另一問題。這也使PMOS器件的性能劣化。

發明內容

本公開鑒于以上問題中的至少一個提出了新的技術方案。

本公開的一個方面提供一種半導體器件及其制造方法，其使得SiGe種子層能夠更有效地阻擋諸如硼的元素的擴散。

本公開的另一方面提供一種半導體器件及其制造方法，其進一步使得還能夠抑制嵌入式SiGe源區/漏區對溝道區施加的壓應力的減小。

根據本公開，提供了一種半導體器件，包括：半導體襯底，在所述半導體襯底中形成有用于源區/漏區的凹槽；以及SiGe種子層，所述SiGe種子層同時形成在所述凹槽的側壁和底壁上。其中，所述凹槽的側壁上的所述SiGe種子層的厚度是不均勻的，以及所述凹槽的側壁上的所述SiGe種子層的最大厚度在對應于溝道區的位置處。

可選地，所述凹槽的底壁上的所述SiGe種子層的厚度是均勻的。

可選地，所述凹槽的側壁上的所述SiGe種子層的最大厚度與所述凹槽的底壁上的所述SiGe種子層的厚度之比為1:2.5至1:1。

可選地，所述凹槽的側壁上的所述SiGe種子層的最大厚度大于等于10nm。

可選地，所述凹槽的側壁上的所述SiGe種子層的最大厚度為15nm至16nm。

可選地，所述凹槽的底壁上的所述SiGe種子層的厚度為15nm至25nm。

可選地，所述SiGe種子層中的Ge的原子百分比含量為5%至20%。

可選地，所述半導體器件還包括SiGe主體層，其中，所述SiGe主體層形成在所述凹槽的側壁和底壁上的所述SiGe種子層上，以及所述SiGe主體層中摻雜有硼。

可選地，所述半導體器件還包括帽層，其中，所述帽層形成在所述SiGe主體層上，所述帽層中的Ge的原子百分比含量為0%至10%，以及所述SiGe主體層中的Ge的原子百分比含量為25%至40%。

根據本公開，還提供了一種制造半導體器件的方法，包括以下步驟：在半導體襯底中形成用于源區/漏區的凹槽；以及在所述凹槽的側壁和底壁上同時形成SiGe種子層。其中，所述凹槽的側壁上的所述SiGe種子層的厚度是不均勻的，以及所述凹槽的側壁上的所述SiGe種子層的最大厚度在對應于溝道區的位置處。

可選地，所述凹槽的底壁上的所述SiGe種子層的厚度是均勻的。