[發明專利]一種移位寄存器及薄膜晶體管液晶顯示器

有效

• 申請號: 201210350350.1
• 申請日: 2012-09-19
• 公開（公告）號: CN103280196A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 李峻;夏志強;汪銳
• 申請（專利權）人: 上海中航光電子有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種移位寄存器，包括多級級聯的移位寄存電路，每一移位寄存電路，包括：

主輸入端和主輸出端；

信號輸出模塊，包括分別耦接于所述主輸出端的上拉晶體管、第一下拉晶體管、第二下拉晶體管，所述上拉晶體管的輸入端接第一節點，所述上拉晶體管用以在開啟時產生高電平的輸出信號至所述主輸出端，所述第一下拉晶體管和第二下拉晶體管用以在開啟時交替產生低電平的輸出信號至所述主輸出端，所述第二下拉晶體管的輸入端接第二節點；

開關晶體管，耦接于所述主輸入端和所述第一節點之間，用以根據主時鐘信號和主輸入端的輸入信號控制所述上拉晶體管的開啟；

第一電容，耦接于所述第一節點和所述主輸出端之間，用以利用電容自舉效應為所述上拉晶體管提供穩定電壓；

復位晶體管，耦接于所述第一節點，用以控制所述上拉晶體管的關閉和所述主輸出端輸出的輸出信號的重置；以及

下拉輔助模塊，耦接于所述主輸出端和所述第二節點，用以實現所述第一下拉晶體管和第二下拉晶體管交替產生低電平的輸出信號，所述下拉輔助模塊包括：

第一輔助下拉晶體管，用以根據主時鐘信號快速釋放所述第二節點的高電平；

第二輔助下拉晶體管，用以根據所述主輸出端的輸出信號為反饋控制所述第二節點的電平，進而穩定所述主輸出端的電平；以及

第三輔助下拉晶體管，用以根據從時鐘信號拉高所述第二節點的電平，所述從時鐘信號與所述主時鐘信號反相；

所述信號輸出模塊還包括第三下拉晶體管，所述第三下拉晶體管的輸入端接第一節點，用于根據所在移位寄存電路的前一移位寄存電路的第二節點下拉第一節點的電平。

2.如權利要求1所述的移位寄存器，其特征在于，在所述移位寄存器中，第一級移位寄存電路的開關晶體管接收初始信號，其后每級移位寄存電路的開關晶體管耦接于其前級移位寄存電路的主輸出端；最后一級移位寄存電路的開關晶體管接收最終復位信號，其他每級移位寄存電路的復位晶體管耦接于其后級移位寄存電路的主輸出端。

3.如權利要求2所述的移位寄存器，其特征在于，所述上拉晶體管、第一下拉晶體管、第二下拉晶體管、第三下拉晶體管、開關晶體管、復位晶體管、第一輔助下拉晶體管、第二輔助下拉晶體管以及第三輔助下拉晶體管均為薄膜場效應晶體管。

4.如權利要求3所述的移位寄存器，其特征在于，在每一移位寄存電路中：

在所述信號輸出模塊中：所述上拉晶體管的柵極接第一節點、源極接所述從時鐘信號、漏極接所述主輸出端；所述第一下拉晶體管的柵極接所述主時鐘信號、源極接所述主輸出端、漏接接低電平端；所述第二下拉晶體管的柵極接第二節點、源極接所述主輸出端、漏極接低電平端；所述第三下拉晶體管的源極接第一節點、柵極接其所在移位寄存電路的前一移位寄存電路的第二節點下拉第二節點、漏極接低電平端；

所述開關晶體管的柵極接所述主時鐘信號、源極接所述主輸入端、漏極接所述第一節點；

所述復位晶體管的柵極接后一移位寄存電路的主輸出端、源極接所述第一節點、漏極接低電平端；以及在所述下拉輔助模塊中：

所述第一輔助下拉晶體管的柵極接所述主時鐘信號、源極接所述第二節點、漏極接所述低電平端；

所述第二輔助下拉晶體管的柵極接所述主輸出端、源極接所述第二節點、漏極接所述低電平端；

所述第三輔助下拉晶體管的柵極和漏極接所述從時鐘信號、源極接所述第二節點。

5.如權利要求4所述的移位寄存器，其特征在于，所述第三輔助下拉晶體管的寬長比大于所述第二輔助下拉晶體管的寬長比。

6.如權利要求5所述的移位寄存器，其特征在于，所述第三輔助下拉晶體管的寬長比大于所述第二輔助下拉晶體管的寬長比的十倍。

7.如權利要求3所述的移位寄存器，其特征在于，所述第一電容接所述第一節點和主輸出端之間。

8.如權利要求1至7中任意一項所述的移位寄存器，其特征在于，所述第一下拉晶體管和第二下拉晶體管的工作時間分別為下拉周期的一半。

9.如權利要求1至7中任意一項所述的移位寄存器，其特征在于，所述移位寄存器中移位寄存電路分為奇數級移位寄存電路和偶數級移位寄存電路，所述奇數級移位寄存電路接收的主時鐘信號與所述偶數級移位寄存電路接收的主時鐘信號反相。

10.一種薄膜晶體管液晶顯示器，其特征在于，包括顯示陣列和柵極驅動電路，所述柵極驅動電路用以產生多個柵極信號來控制所述顯示陣列，所述柵極驅動電路包括如權利要求1至9中任意一項所述的移位寄存器。