[發明專利]一種半導體結構及其制作方法

有效

• 申請號: 201210348374.3
• 申請日: 2012-09-18
• 公開（公告）號: CN103681802A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 韓鍇;王曉磊;王文武;楊紅;馬雪麗
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明涉及半導體制造技術領域，具體涉及一種半導體結構及其制作方法。

背景技術

隨著MOS器件特征尺寸越來越小，傳統的采用SiO₂柵介質和多晶硅柵電極來制作MOS器件的技術會造成越來越大的問題。在65nm及以下節點工藝中，采用SiO₂柵介質會導致MOS器件的漏電流和功耗急劇增加；同時，由多晶硅柵電極所引起的多晶硅耗盡效應及過高的柵電阻等問題也變得越來越嚴重。

為了解決上述問題，通常采用高k材料和金屬來替代傳統的SiO₂和多晶硅。據報道，采用高k材料柵介質后，MOS器件的漏電流可以降低為采用SiO₂柵介質時的十分之一，但是，采用高k材料柵介質時MOS器件的閾值電壓控制問題不容忽視。為了實現大的飽和電流，必須降低閾值電壓。

發明內容

為降低器件的閾值電壓，本發明實施例提供一種閾值電壓較低的PMOS半導體結構及其制作方法。

為此，本發明實施例提供一種半導體結構，所述半導體結構包括：

P型襯底；

位于所述P型襯底之上的介質層；

位于所述介質層之上的高k材料層；

位于所述高k材料層之上的金屬柵層；

以及位于所述金屬柵層之上的高功函數層，其中，所述高功函數層所用材料的功函數大于所述金屬柵層所用材料的功函數。

優選地，所述高功函數層包括一層或一層以上結構，至少一層所述結構所用材料的功函數大于所述金屬柵層所用材料的功函數。

優選地，所述金屬柵層的厚度為1至5nm。

優選地，所述高功函數層的厚度為2至15nm。

優選地，所述高功函數層采用鉑，金，鈹，銥，鎳，釕或者摻雜氮或氧的TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSC、W、Mo中的一種或者幾種的組合。

優選地，所述金屬柵層采用TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、銥、鎳、釕、鎢、鉬等中的一種或者幾種的組合。

相應地，本發明實施例還提供一種半導體結構的制作方法，所述方法包括：

提供P型襯底；

在所述P型襯底上形成介質層；

在所述介質層之上沉積高k材料層；

在所述高k材料層之上制作金屬柵層；

在所述金屬柵層之上形成高功函數層，其中所述高功函數層所用材料的功函數大于所述金屬柵層所用材料的功函數。

優選地，所述金屬柵層的厚度為1至5nm。

優選地，所述高功函數層的厚度為2至15nm。

優選地，所述高功函數層采用鉑，金，鈹，銥，鎳，釕或者摻雜氮或氧的TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、W、Mo中的一種或者幾種的組合。

優選地，所述在所述金屬柵層之上形成高功函數層，包括：

在所述金屬柵層之上形成第一高功函數層；

在所述第一高功函數層之上形成第二高功函數層；其中，所述第一高功函數層所用材料的功函數大于所述金屬柵層所用材料的功函數，和/或，所述第二高功函數層所用材料的功函數大于所述金屬柵層所用材料的功函數。

優選地，所述在所述金屬柵層之上形成高功函數層包括：

在所述金屬柵層之上形成偽高功函數層，在氮氣或氧氣氣氛中對所述偽高功函數層進行退火處理或者采用離子注入方法向所述偽高功函數層內注入氮或氧，或者采用氮或氧等離子體轟擊所述偽高功函數層，以使所述偽高功函數層轉變為高功函數層。

優選地，所述金屬柵層采用TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、銥、鎳、釕、鎢、鉬等中的一種或者幾種的組合。

另外，本發明實施例還提供一種半導體結構的制作方法，所述方法包括：

提供P型襯底；

在所述P型襯底之上形成介質層；

在所述介質層之上沉積高k材料層；

在所述高k材料層之上制作金屬柵層；

對所述金屬柵層的上層部分摻雜氮或氧，以使所述金屬柵層的上層部分的材料的功函數大于所述金屬柵層的下層部分的材料的功函數。

優選地，所述金屬柵層的厚度為3至20nm。