[發明專利]一種用于FPGA的跨平臺多層次集成設計系統

有效

• 申請號: 201210346995.8
• 申請日: 2012-09-18
• 公開（公告）號: CN103678745A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 張峰;于芳;李艷;韓小煒;李明;張倩莉;陳亮;吳利華;張國全;劉貴宅;郭旭峰;楊波;趙巖;王劍;李建忠;劉忠立;陳陵都
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種用于FPGA的跨平臺多層次集成設計系統，其特征在于，該系統包括用戶圖形界面模塊(101)、FPGA芯片生成模塊(102)、FPGA設計模塊(103)、FPGA系統應用模塊(104)和FPGA驗證模塊(105)，其中用戶圖形界面模塊(101)用于將FPGA芯片生成模塊(102)、FPGA設計模塊(103)、FPGA系統應用模塊(104)和FPGA驗證模塊(105)封裝在一起，通過Tab頁切換實現FPGA芯片生成模塊(102)、FPGA設計模塊(103)、FPGA系統應用模塊(104)和FPGA驗證模塊(105)之間的切換，使得對FPGA芯片生成模塊(102)、FPGA設計模塊(103)、FPGA系統應用模塊(104)和FPGA驗證模塊(105)的調用在一個友好且統一的用戶圖形界面下進行，實現Windows、Linux、Mac?OS系統跨平臺運行。

2.根據權利要求1所述的用于FPGA的多層次集成設計系統，其特征在于，該系統根據FPGA芯片生成模塊(102)、FPGA設計模塊(103)、FPGA系統應用模塊(104)和FPGA驗證模塊(105)的個數和組合方式不同，能夠定制種不同集成層次的設計系統。

3.根據權利要求1所述的用于FPGA的多層次集成設計系統，其特征在于，所述用戶圖形界面模塊(101)還具有創建工程文件、工程管理和設計流程管理的功能，所述工程文件是該系統項目工程和設計流程管理的基礎，其中至少包含所有設計源文件的路徑、針對的FPGA結構、所有模塊的執行狀態以及參數設置。

4.根據權利要求1所述的用于FPGA的多層次集成設計系統，其特征在于，所述用戶圖形界面模塊(101)還具有文本編輯和文本顯示功能，包括文件打開、創建、修改以及保存操作，提供文本拷貝、剪切以及粘貼操作，提供基于Verilog?HDL語言語義的語法加亮、代碼縮進、代碼折疊、樹形結構顯示Verilog?HDL文件中定義的所有模塊和模塊中實現的模塊實例。

5.根據權利要求1所述的用于FPGA的多層次集成設計系統，其特征在于，所述FPGA芯片生成模塊(102)用于實現硅片制造的全部流程，以及實現半自動設計FPGA架構、模型生成和全芯片版圖自動產生與集成。

6.根據權利要求5所述的用于FPGA的多層次集成設計系統，其特征在于，所述FPGA芯片生成模塊(102)實現半自動設計FPGA架構，包含如下步驟：

基于模板編輯FPGA架構文件；

通過圖形界面修改架構描述文件中的相關參數，改變芯片的規模，各個基本模塊的類型、數量、位置、尺寸，布線結構類型以及I/O類型和數量；

架構文件生成后，通過調用腳本程序實現架構轉換，產生對應不同應用領域的架構描述文件；

建立布線資源圖；

對FPGA架構進行評估，評估標準為面積延時積最小；以及

自動產生包含所有配置位的組織形式bitmap文件，此文件確定了整個芯片的結構和模塊間的連接關系。

7.根據權利要求5所述的用于FPGA的多層次集成設計系統，其特征在于，所述FPGA芯片生成模塊(102)實現模型生成，包含如下步驟：

通過腳本程序生成行為級模型，所述行為級模型用來對芯片進行功能仿真，且它是后期版圖設計的輸入文件，同時也是將來驗證版圖正確性的標準；

通過腳本程序生成晶體管級模型CDL(Circuit?Description?Language)網表，所述CDL網表用來對芯片進行晶體管級的仿真、驗證電路的性能，同時還用來和自動產生的整個芯片的版圖進行LVS(Layout?Versus?Schematic)驗證。

8.根據權利要求5所述的用于FPGA的多層次集成設計系統，其特征在于，所述FPGA芯片生成模塊(102)實現全芯片版圖自動產生與集成，包含如下步驟：

根據FPGA架構描述文件以及腳本工具產生的芯片各個模塊結構與互連關系的一系列數據庫，由一些基本的已經手工畫好版圖的模塊來自動組裝成布線資源模塊(CBX、CBY、SB)、邏輯模塊(LB)的版圖；

待所有模塊的版圖產生后，通過程序計算各個模塊的位置，然后將各個模塊自動契合或通過添加連線組裝起來，最后形成整個芯片的版圖。